摘要：采用0．35μm工艺设计制造了新型UMOS功率器件，芯片集成了数千个UMOS沟槽并使之并联，以获得高的击穿电压和大的工作电流．研究发现，沟槽深度对器件的工艺参数及其导通电阻、漏电流、阈值电压、击穿电压等电学性能都有影响，且最终影响量产中的良率．实验表明，在相同的工艺条件下，沟槽深度为1．65μm（试验范围为1．60～1．95μm）时，Ф200mm晶片的良率可达98％以上，器件导通电阻约8．2mΩ，源漏击穿电压稳定在34V以上，正常工作电流可达5A，开启电压和漏电流也稳定在要求范围内．

摘要：为了增强可信计算应用中可信平台模块(Trusted Platform Module,TPM)的安全性,设计并实现了支持双有限域的椭圆曲线密码协处理器.核心点乘运算采用倍点-点加算法,既减小了芯片的面积又保证了运算速度;通过对移位寄存器的复用,以及结合相乘和约减过程,大幅改善模乘算法的运算效率;将模逆算法中计算(x^-1)modp改进为(y*x^-1)modp,减少了逆运算后的额外模乘运算,降低了实现的复杂度.利用SystemC对算法进行建模,并与RTL电路相配合进行自动仿真,验证了改进算法电路的正确性,提高验证效率并大大减少研发周期.

摘要：针对一款国产新研ASIC器件抗单粒子能力评估的需要,研制了ASIC器件单粒子效应检测系统。通过单粒子效应评估试验,得到了该器件在Kr离子辐照下的单粒子翻转数据。采用故障树分析和电路仿真技术,对ASIC器件内部单粒子翻转敏感模块进行定位。研究成果可为器件厂家后续设计改进和卫星型号系统级抗辐射加固设计提供依据。

摘要：直接数字频率合成(DDS)是继直接频率合成和间接频率合成之后发展起来的第三代频率合成技术。主要介绍了一种可以大大节省FPGA和ASIC资源的DDS设计和实现方法。应用这种设计可以同时输出完全正交、高质量的SIN/COS信号。文章对DDS的构成原理、优化算法以及具体实现进行了详细的描述。

摘要：针对22 nm全耗尽绝缘体上硅(FDSOI)工艺静态随机存储器(SRAM)开展了重离子实验,对比了不同加固设计的FDSOI SRAM的抗单粒子翻转(SEU)和多单元翻转(MCU)能力,分析了读写错误致存储阵列MCU的效应表征和作用机制,揭示了衬底偏置对FDSOI SRAM SEU敏感性的影响机理。研究结果表明:对5款被测FDSOI SRAM而言,抗SEU能力由弱到强依次为八管加固型SRAM2、冗余加固型SRAM1、双互锁结构(DICE)型SRAM3或SRAM4、双DICE型SRAM5;3款DICE型FDSOI SRAM的存储阵列自身抗MCU性能优于其他两款SRAM;虽然DICE型FDSOI SRAM的存储阵列自身抗MCU能力强,但读写错误致存储阵列MCU的影响不可忽略,且该影响随SRAM工作频率的提高愈加严重;衬底偏置通过对寄生双极放大效应的控制来影响FDSOI SRAM的SEU敏感性。

摘要：顾名思义,AI芯片是针对AI算法的特点设计的专用芯片。区别于传统算法,当前的AI算法有3个显著特征:(1)计算量巨大,主要以二维卷积计算为主,往往占据了其中90%甚至更高的比重;(2)长尾算子多,新的AI模型层出不穷,不同模型都有其特殊的算子,称为长尾算子;(3)在实际应用中往往需要与传统算法结合使用。

摘要：在电子技术飞速发展的今天,存储器在电子系统中被大量使用,EEPROM(Electrically Erasable Programmable Read-Only Memory电可擦除可编程只读存储器)作为一种通用非挥发存储器件被广泛的应用在各类电子系统中,复旦微电子提供的24系列串行EEPROM在消费电子领域被大量的应用。电子系统中一般都有应用软件,且常常将该软件存放在EEPROM存储器中,为避免软件设计产权轻易的被复制,在电子系统设计中对于应用软件的防复制保护也越来越受关注。文章介绍一种基于复旦微电子新型通用24系列串行EEPROM的加密解决方案,在不额外增加硬件成本的情况下达到保护软件产权的目的。