摘要：针对无源射频识别(RFID)定位问题,建立了重叠的读写器天线布局规划以及年轮式概率模型,提出了重叠年轮式定位算法,并通过Kp值修正以及双标签边缘修正实现精确定位.验证表明,与邻近算法相比,重叠年轮式无源RFID定位算法使定位误差降低了33.929%,同时定位误差概率累积分布曲线的收敛速度也显著提高.

摘要：提出一种基于ALTERA公司的Altera Cyclone Ⅲ芯片的Turbo以太无源光网络单元(EPON ONU)硬件系统设计方案。先分析了Turbo EPON ONU的核心媒体访问控制器(MAC)的逻辑设计,再选用性价比高的器件设计硬件方案,实现了Turbo E-PON ONU的Turbo EPON接入功能。该硬件系统具有较低成本和一定的可实现性。

摘要：采用微带线形式建立L波段微波功率放大器匹配网络,使用FLL357ME型砷化镓场效应功率晶体管,并利用Microwave Office进行电路仿真和优化。测试结果表明该放大器满足小信号放大器的指标要求,可以用于射频接入电路的前端。

摘要：用两面镜级联的GT腔代替Michelson干涉仪的两面全反射镜,通过MGTI中的GT腔镜面反射率、腔长、干涉仪臂长差等结构参量的选择,得出了宽口和窄口输出谱3dB处带宽比分别为1.69、1.83、2.13和2.14的四组不等带宽、隔离度高、通带平坦且周期不等的输出光谱,并系统分析了这些结构参量对输出光谱特性的影响.模拟结果表明:可用此类MGTI结构设计出不同带宽比的不等带宽interleaver;输出光谱的平坦特性由GT腔镜面反射率决定,镜面反射率主要影响输出谱的通带带宽与隔离度,且对两者的影响程度不同;选择适当的GT腔腔长和臂长差可得到不同的光谱周期.

摘要：针对IEEE 802.15.5低速无线个域网(LR-WPAN)标准缺乏能效均衡设计的问题,提出LR-WPAN Mesh网络双重能效优化方法。在自适应树建立和拓扑引导分布式链路状态路由环节中引入合理的能效评估要素,优化拓扑结构和路由选择。实验结果表明,双重能效优化方法可使网络寿命延长97%,并使网络的能耗更加均衡。

摘要：提出了一种在分布式UWB网络结构中提供QoS服务的MAC协议。该MAC协议能够自适应地协调功耗与速率,设计过程分为资源分配和多路接入两方面。仿真结果表明,通过与功率控制机制及速率控制机制的比较,提出的协议在功率消耗,网络吞吐量及延时方面都有较好的改善。

摘要：在光纤通信领域中,有时需要使用一些不规则的波形作为同步信号。为此设计了一种基于多脉冲合成的高精度任意波形发生器,详细地阐述了系统的设计原理,并给出了具体的硬件结构框图。整个电路工作在1G时钟下,利用AD9735进行数模转换,将上位机发送的设置数据变为16个宽度为0.5ns、幅度不同的窄脉冲,从而组成实际工作情况所需的任意波形。通过实践验证,这种设计方法具有较强的灵活性和实用性。

摘要：随着对微机电系统一惯性测量单元(micro-electro-mechanical system-inertial measurement unit,MEMS-IMU)在室内定位、动态追踪等应用领域中的需求日益迫切,使得具有高精度、低成本和实时性的MEMS-IMU模块设计成为研究热点.针对MEMS-IMU的核心技术——姿态估算进行研究,设计了一种基于四元数的9轴MEMS-IMU实时姿态估算算法.该算法运用分解四元数算法处理加速度和磁感应强度数据,计算出静态四元数;通过角速度与四元数的微分关系估算动态四元数;运用卡尔曼滤波融合动、静态四元数,进而实现实时姿态估算.针对分解四元数算法中存在的奇异值问题,提出了转轴补偿方法对其修正,以实现全姿态估算;考虑动态情况下的非线性加速度分量对姿态估算精度的影响,设计了R自适应卡尔曼滤波器,以进一步提高姿态估算算法的精度.验证结果表明,R自适应卡尔曼滤波器能够有效抑制加速度噪声,提高姿态估算精度;同时,转轴补偿-分解四元数算法能够准确估算奇异值点的姿态信息,并且计算时间仅为原"借角"补偿方法的50%左右,有效提高了整体算法的实时性.

摘要：目前,常用的一些三维片上网络(3D NoC)路由算法在路由路径最短和路由路径多样性两方面只能保证其一个,二者不能很好地兼顾.针对这些不足,设计了两种既能保证路由路径最短,同时也能保证路由路径多样性的三维片上网络最短路径令牌式路由算法,分别是适用于3D Mesh结构的3D-Mesh-MPT路由算法和适用于3DTorus结构的3D-Torus-MPT路由算法.两种算法在路由过程中总是选择最短的路径进行路由,同时路由器输出端口的选择由算法中令牌的分配情况而定,保证了路径的多样性.采用Verilog HDL实现了这两种三维片上网络路由算法,同时,为了提高算法的灵活性,设计时采用了参数化设计.实验结果表明,设计的两种算法具有较低的资源利用率,在FPGA主要资源Slice Registers、Slice LUTs以及Occupied slices等方面的利用率分别均不到0.3‰、1.4‰、3.5‰.在延时方面,两种算法的最大输出延时均在7.3~7.6ns之间.另外,两种算法的功耗随频率变化的趋势和理论分析一致,呈现低功耗的特点.

摘要：在纳米级工艺条件下,高速运算单元核心部件XC Domino动态门面临严重的软错误问题.本文提出一种适用SEU类软错误容错设计的免疫型XC Domino动态门,此免疫型动态门借鉴了锁存器单元稳定结构,对于动态门的输出端实施P-type扩散区隔离以完成SEU的防护.通过Spectre电路仿真,验证了SEU免疫型动态门能够实现对于高达2倍Vdd振幅电压脉冲干扰的SEU类软错误容错;另外,与传统XC Domino动态门容错设计方案相比,免疫型动态门能够降低13.64%的门延时,并能在减少47.37%面积开销的同时降低75.54%功耗开销.