摘要：阐述了一种应用于人机交互领域的手势控制算法和片上系统（SOC）芯片设计。手势控制系统基于单摄像头与主动式红外补光方法,通过目标区域提取和特定姿势识别等核心算法,实现了对各类人机交互手势的高效识别。采用目标区域提取算法与主动式红外投影,通过伽马变换、干扰去除等操作实现输入图像的预处理,从而确定手掌所在位置。为了高效判别手势,该手势识别算法采用自适应的采样线方案,根据手掌与传感器之间的距离,自动确定采样线的位置、距离、数目等信息。该SOC芯片全集成所有功能模块,通过55 nm低功率（LP）工艺流片,芯片面积为4 148μm×5148μm,总体功耗88 mW,可以实现视场范围大于600 mm×600 mm×600 mm、判别精度不大于1 mm、分辨率不大于1 mm/像素,适用于人机交互手势控制应用。

摘要：光刻工艺中,光刻条件的稳定性对于光刻后的晶圆上图像质量的稳定起到关键作用。针对光刻条件稳定性的监控,目前的做法是使用散射仪和专门设计的光栅图样,从散射轮廓曲线来推断光刻实际工艺条件。这种方法需要特殊的散射仪工具,并且对光刻胶下的膜堆叠层变化敏感。为了解决上述难题,本文提出一种基于图像的离线光刻工艺稳定性监测方法。首次提出利用神经网络的办法,提取CDSEM图像不同光刻工艺下的特征信息,并与空间像进行一一对应。该方法取代了利用散射仪观察光刻后图像的办法,并避免了实际的光刻工艺流程,对于产线上光刻机稳定性的检测具有重要意义。

摘要：分析集成电路的自动化验证PDK方法,以及PDK验证过程中遇到的难点问题。通过Skill汇编语言建立系统化的PDK自动化验证界面工具。这是一套适用于不同工艺,嵌套在Cadence virtuoso平台下的PDK自动化验证方法,可以大大提高PDK验证的质量和效率。

摘要：为了减少片上螺旋电感的金属导体损耗,基于200mm晶圆的铜后道互连工艺线,开发了适用于射频电路的3μm厚铜工艺。流片测试结果显示,基于低阻硅衬底制作的电感器件在很宽的频率范围内,其品质因子Q值超过10,最高达到19.1;建立了用于电路设计的精确电感宏模型,根据该模型仿真与实测得到的电感Q值与L值随频率变化的比较,发现在20GHz的频率应用范围内该模型具有较高的精度,误差基本在10%以内,能够满足射频电路设计的需要。

摘要：随着CMOS工艺节点的发展,MOS器件截止频率因栅长的缩小而越来越高。而简单MOS器件布局因栅极材料电阻率高,寄生电阻大而不利于截止频率的提升。研究了多叉指MOS器件的沟道宽长比、叉指数及其排布和走线,优化MOS器件的寄生参数。经过版图设计与出版流片,验证了40 nm低功耗工艺平台上截止频率可达217 GHz,在77 GHz频率增益超过10dB,是CMOS防撞系统射频前端芯片的工艺平台选择之一。

摘要：分析集成电路的版图比对电路LVS验证的必要性和难点。提出了LVS自动化验证系统架构。通过Skill汇编语言建立系统化LVS自动化验证桌面工具。这是一套适用于不同工艺的,嵌套在Cadencevirtuoso平台下的LVS自动化验证方法,可以大大提高LVS验证的质量和效率。

摘要：传统的硅基射频频段器件在片测试结构采用器件加辅助测试的pad结构、连线的组合形式,通过量测待测结构和相应的去嵌结构得到各自s参数,再通过算法将在片测试结构附加在器件的寄生去除,从而得到器件本身的性能参数。研究在高于6GHz的频段,应用并比较了开路/短路法、多段线法和四端口法去嵌效果,提出开路/短路法仍是有效实用的去嵌方法,并提出应用开路/短路法在高于6GHz波频段的优化重点在于去嵌结构设计本身。

摘要：阐述射频电路设计中,电感是一种重要器件,工程师通过调整版图中电感的尺寸、形状、圈数、频率等设计参数可得到具有不同品质因数、等效电阻、等效电感等特性的电感。电感仿真需要较长时间和专业软件,所以提出一种针对指定形状电感的神经网络加速方案。通过设计预处理算法、特定的网络结构和损失函数使得神经网络满足电感设计参数到电感特性参数的映射,可协助射频工程师快速批量查找满足需求的电感器件。实验显示,在验证集上,440个频点的数据95%以上的特性参数误差小于5%。

摘要：阐述一种带反馈校正的冗余结构设计,冗余结构在少数冗余路径输出信号出错时,及时对出错的输出信号重置,避免了冗余路径输出信号的错误累积,且未出错的冗余路径输入信号可以正常更新。

摘要：研究了CMOS像素阵列中的成像不一致性主要成因,并针对像素和读出电路的不一致性提出了一种应用于CIS的CMOS像素阵列校正系统,介绍了基于此校正系统的具体校正方法。基于HL 55 nm工艺完成芯片设计和平台测试,在不同温度条件下,验证了校正系统的校准效果。