摘要：本文介绍了采用微捷码(Magma)软件的临界面积分析(CAA)和虚拟化学机械研磨(VCMP)等可制造性设计(DFM)技术,并在测试案例中展示了DFM的改善效果。

摘要：1 芯片设计服务的兴起根据国际知名市场调查公司Cartner Dataquest指出:2001年全世界设计服务市场总值高达20.7亿美元(US(?)2.7Billion),其中芯片设计服务总值占了约百分之五十。Dataquest估计全球约有800家芯片设计服务公司,形成百家争鸣的盛况。

摘要：以一款基于TSMC 16nm FinFET工艺的HPC(High Performance Computing)芯片中DDR4PHY模块为研究对象,提出了其物理设计及优化方案,完成了DDR4PHY的布图规划和布局、时钟树综合与优化和时序收敛分析.布图规划时考虑到宏单元和IO单元的特性再结合面积和时序等性能的优化确定了DDR4PHY的布局形状.时钟树综合时,对比分析了传统的时钟树综合CTS和优化设计过的多源时钟树综合MSCTS,设计了针对DDR4PHY模块特点的大型多位缓冲器M2M8,其驱动距离可以达到1200μm.仿真实验结果表明,优化后的时钟树结构级数从65级降到19级,时钟最大延迟最多降低了48.37%,时钟偏差减少了52.33%,功耗降低了17.24%,DDR4PHY的各项性能优化结果显著,达到实验目的.

摘要：在芯片规模越来越大的背景下,针对千万门级以上规模芯片模块,提出一种基于单鱼骨型时钟网络的改进型时钟结构,并给出在后端设计过程中基于EDA工具的具体实现方法。该时钟结构兼具鱼骨型时钟结构的特点,相较于自动化不定型时钟树,具备较低的时钟延迟、时钟漂移、片上误差和动态功耗。以规模2 600万门的28 nm芯片模块(工程代号YCU-AM)为例进行实现过程阐述,实验结果表明,该型时钟结构较不定型时钟树使模块整体功耗降低约5%。