摘要：基于模拟乘法器设计了一种电流调节式中频可变增益放大器,并根据强反型下MOSFET的I-V模型(考虑二阶效应)建立和分析了电路非线性模型,提出了一种线性度优化方法.基于0.25μm CMOS工艺的模拟结果表明,电源电压3.3 V下可变增益放大器与优化前相比在输入信号最大时IM3减小了33 dB,增益控制范围增大了12 dB;最小增益处IIP3达到17.5 dBm,最大增益处噪声系数为7.8 dB.

摘要：本文介绍用RC多相滤波器实现镜像抑制的原理,推导出电阻电容误差对镜像抑制影响的数学表达式,通过仿真验证表明,计算值与仿真值较为接近,并应用RC多相滤波器来实现高镜像抑制的下变频混频器。本文设计的下变频混频器采用Chartered0.25μmCMOS工艺,输入RF信号1.22GHz,在输出中频(IF)信号36/44MHz的情况下,能获得49dB的镜像抑制。

摘要：随着生产工艺的进步和芯片复杂度的增加,SoC芯片的测试问题显得越来越重要,传统的测试方法已不能满足现在的设计要求。文章介绍了基于130nm工艺的Garfield芯片可测性设计,包括边界扫描测试、存储器内建自测试、全速扫描测试和参数测试;分析了全速测试时钟的生成和测试压缩电路的实现。实验结果表明,该方案的故障覆盖率和压缩效率最高可达到97.39%和30%,符合工程应用要求。

摘要：为了满足嵌入式系统的界面设计需求,给出了一种图形用户界面系统SKY-GUI的设计思路和其在嵌入式Linux环境下的实现方法。SKY-GUI有四大组成部分:输入抽象层、显示抽象层、事件系统和窗口系统。其特点是界面美观、占用资源少、运行效率高,现已应用于嵌入式视频监控项目。实验证明其设计思路可行,性能优良,适用于典型的嵌入式系统项目。

摘要：在深亚微米大规模集成电路设计和制造过程中,可靠性已经成为主要的挑战[1]。文章关注一个重要的可靠性问题?天线效应。首先对天线效应进行分析,然后用SKILL语言设计了自动天线效应修复器。提出了版图层次坐标变换算法:把底层单元坐标属性转换到顶层统一的坐标系中,而不破坏其原有的层次化结构。该工具能在版图中自动修复天线效应,实践结果显示,修复率达90%以上。

摘要：提出一款可以工作在极低电源电压条件下,功耗极低的亚阈值SRAM存储单元.为使本设计在极低电源电压(200 mV)条件下依然能够保持足够的鲁棒性,采用差分读出方式和可配置的操作模式.为极大限度地降低电路功耗,采用自适应泄漏电流切断机制,该机制在不提高动态功耗与不增加性能损失的前提下,可同时降低动态操作(读/写操作)和静态操作时的泄漏电流.基于IBM 130 nm工艺,实现了一款256×32 bit大小的存储阵列.测试结果表明,该存储阵列可以在200 mV电源电压条件下正常工作,功耗(包括动态功耗和静态功耗)仅0.13μW,为常规六管存储单元功耗的1.16%.

摘要：设计了一个用于时钟产生的全数字锁相环（ADPLL），其数控振荡器（DCO）采用9级环形振荡器，每级延迟单元的延迟时间均是可调的，各级倒相器的尺寸经过精确设计。该电路基于SMIC0．13μm CMOS工艺，采用1．2V电源供电，整个芯片的面积为0．13485mm^2。示波器测试结果表明，锁相环的捕获频率范围为100-500MHz，输出频率为202．75MHz时，峰一峰值抖动为133ps，RMS抖动为46ps。

摘要：本文深入研究了CMOS Gilbert混频器在四类本振信号(Local Oscillator,LO)作用下的开关模型,提出了相应情况下的混频器电压转换增益修正公式。基于0.25μm标准CMOS工艺的Gilbert混频器仿真结果表明,本文预测的电压增益理论值与仿真结果相差最大为0.08dB,对CMOS混频器的优化设计具有指导意义。

摘要：针对工作在高开关频率的连续导电模式的峰值电流型BUCK电压源,建立了包含功率管导通电阻和寄生参数的精确小信号模型,设计一个新颖的电压环路的补偿模块,优化了瞬态响应。补偿模块仅增加一个极点,消除输出电容寄生电阻引入的零点。在此补偿模块基础上,分析了输出电压Vo对参考电压Vref的传递函数的频率响应,和补偿模块直流增益之间的关系,得出了补偿模块的最佳增益,使得输出电压对参考电压Vref的瞬态响应既快速又没有过冲和振荡,并且在Spice电路仿真中得到验证。

摘要：本文在研究各种比较器失调消除技术基础上,提出了一种用于ADC电路的高速高精度比较器失调消除技术。该比较器由主动复位和共模箝位的预放大器和输出锁存器构成,通过负反馈自适应调整比较器输入失调电压,降低了开关电容沟道电荷注入和时钟馈通对比较器精度的影响。仿真结果表明,在Chartered 0.35μm COMS工艺下,电源电压3.3V,调整后的比较器失调误差为34μV,比较速率100MHz。