摘要：设计了一种应用于红外焦平面读出电路的输出缓冲器,其建立时间短、静态功耗低、线性度高,在77 K和300 K温度下均能正常工作。该输出缓冲器采用0.5μm CMOS工艺,5.5 V单电源供电,负载为一个25 pF电容并联一个500 kΩ电阻。模拟结果表明,该输出缓冲器在室温(300K)时,开环增益为54.2 dB,单位增益带宽20 MHz,建立精度为0.1%时,建立时间为45 ns,静态功耗仅为3.3 mW;77 K时,开环增益为63 dB,单位增益带宽123 MHz,建立精度为0.1%时,建立时间为20 ns,静态功耗仅为3.72 mW。

摘要：Dalvik是Google公司自己设计用于Android平台的Java虚拟机,Andriod系统不支持所有构架的特性使将andriod系统移植到基于国产内核Unity的Soc的SoC SEP0611上有着大量的工作。对Dalvik虚拟机平台相关性和无关性进行分析,使对虚拟机的移植有了基本认识和实现基础,同时介绍了我们自主研发的基于国产自主内核的SoC,将与基于国产内核Unity架构平台相关的JNI(Java Native Interface)机制进行分析,找到了移植的关键环节本地调用桥(Callbridge),同时对Dalvik虚拟机优化的进行了分析与研究,找到了解释器优化的最好途径,即用汇编重写解释器,并初步探讨了JIT(Just In Time)编译器的实现方法。通过实现本地调用桥,实现了Dalvik虚拟机在SEP0611国产自主SoC上的移植。

摘要：详细阐述了CMOS混频器设计技术的进展,着重介绍了CMOS混频器各项性能优化技术的现状与进展,探讨了各种技术的优缺点。最后,总结了CMOS混频器有关转换增益、线性度以及噪声系数的成果报道。

摘要：在简要介绍安全散列函数SHA1和HMAC_SHA1_96算法体系的基础上,结合FPGA芯片(Altera的APEX20KE系列)的特点,进行信息安全加密验证算法的硬件系统优化设计和验证。本文讨论了该优化设计的步骤和方法, 给出了较好的验证结果。

摘要：当芯片设计进入深亚微米,串扰效应引起大量的设计违规,尤其是对时序收敛产生很大的影响。实际上串扰对电路时序性能的影响非常难估计,它不仅取决于电路互联拓扑,而且还取决于连线上信号的动态特征。文章从串扰延时的产生原因开始分析,并提出了在0.18ΜM及以下工艺条件下对串扰延时进行预防,分析和修复的时序收敛方法。

摘要：设计了一种恒流型100 W LED路灯驱动电源。该电源采用反激拓扑,输入220 V/50 Hz的交流电,能够实现稳定的恒流输出,开路状态下具有限压保护功能。与传统的LED驱动电源相比,该电源兼顾了高效率和功率因数,同时简化了电路结构,降低了成本。在此对该驱动电源的电路进行简要介绍,分析了恒流原理,同时阐述了变压器的设计方法,最后搭建的样机满载效率达到87.5%,功率因数达到0.9以上,带灯后恒流输出在3 A,电流纹波小于50 mA。

摘要：分析了基准电压源两个误差:温度误差、运算放大器失调。详细分析了解决运算放大器失调、温度补偿的方法;设计出产生多个基准电压源;同时给出带负载等问题的解决方法,并指出今后的发展趋势。

摘要：动态功耗管理(DPM,DynamicPowerManagement)[1]是一种较为有效的低功耗设计技术,广泛应用于电子系统设计的各个层次。文章介绍了一种基于硬盘的便携式媒体播放器DPM策略,考虑到硬盘设备的电气特性以及媒体播放的应用特点,在内存中开辟数据缓冲区降低系统功耗,同时提高了播放器性能,通过计算和理论分析得出缓冲区大小与系统功耗的关系。实验结果表明,该策略具有较好的节能效果并改善了播放性能。

摘要：提出了对同一时钟域中寄存器的测试操作进行划分的方法来降低测试峰值功耗,并且这种划分不需要重新生成测试向量,支持划分前生成测试向量的复用.实验表明,在稍微增加测试时间的条件下,所提出的测试方法能同时降低电路的峰值功耗、平均功耗和能耗.

摘要：功率因数校正(PFC)变换器是电源系统中重要的组成部分。由于受限于传统Si二极管这一瓶颈,使得目前PFC系统中还存在效率低、开关损耗大、散热器体积大、开关管和二极管电压、电流的开关应力大等一系列问题。针对上述问题,对PFC变换器中开关管和二极管的瞬态波形及开关损耗进行了深入分析,并在此基础上,采用SiC二极管代替传统Si二极管,设计了一款220 kHz 600 W PFC变换器样机,通过实验测试和理论分析,对比了两者对PFC系统中关键参数的影响,验证了在PFC变换器中使用SiC二极管对系统各方面性能的提升,解决了传统Si二极管在PFC系统中的不足。