摘要：系统引导是嵌入式系统开发过程中的一个重要环节,其启动速度是嵌入式系统一个重要指标。对东南大学自主研发的SEP5010芯片的引导方案的研究,正是从提高启动速度,缩短启动时间方面来考虑的。从配置最优分频比、打开缓存(I-cache)、选择下载协议、设计不同功能的启动方式这4个方面对引导方案进行研究与优化。实验表明,通过以上优化,系统启动时间大大缩短,启动速度平均要提高84.7%,满足了嵌入式系统对快速启动的要求。目前,该引导方案已经成功应用于一款手持导航设备。

摘要：针对片上系统(SoC)总线设计中仲裁机制的选取往往局限于抽象的定性分析,以一款嵌入式处理器芯片为设计平台,实现了固定优先级、轮转优先级和混合优先级的仲裁电路设计,并建立了仿真测试平台,通过仿真对总线主设备的总线占有率、最差等待响应时间进行了定量分析比较,得出了混合优先级仲裁机制较单一的固定优先级与轮转优先级仲裁机制在体现公平性与优先性上更有效的结论,对其他嵌入式系统总线的仲裁设计与改进提供了很好的参考。

摘要："数字信号处理"是一门理论性较强的课程,学生对该课程中多采样率的概念一般较难掌握。本文分析了多采样率信号处理教学重点和难点,充分利用Matlab工具深入讨论多采样率数字信号处理的辅助教学,有助于加强学生对相关概念的理解,从而提高该课程的教学效果。

摘要：介绍了一种用低成本Cyclone系列FPGA(现场可编程门阵列)实现基于按D IF(频率抽取)rad ix 2结构1 024点FFT(快速傅里叶变换)算法的方法。本设计采用Verilog语言编程实现,利用EDA(电子设计自动化)工具对设计进行了仿真、综合,并在开发板上实现板级验证,最后分析了整个设计的性能,说明在低成本Cyclone系列上可以实现高速FFT算法。

摘要：当CMOS工艺进入深亚微米设计阶段,器件密度和时钟频率增加,电源线和地线网络传送的电流也同样增加,导致功率密度的增加,这些都将对电源网络产生不利影响。因此,设计良好的电源网络显得尤为重要。为了确保较短的设计周期以及满足可靠性和可制造性的要求,电源网络的验证及优化已成为整个设计流程中关键的一步。首先介绍了存在于电源网络的欧姆电压效应,并且给出了一款系统芯片的电源网络的验证优化流程,基于此流程进行欧姆压降的分析,在尽量缩小设计周期的考虑下,给出了优化的几个方法,并应用于工程实际,达到了设计要求。

摘要：等离子体显示板 (PDP)技术是一种极具前景的主动发光式平板显示技术 ,其驱动技术一直是研究热点之一。文中在介绍PDP驱动系统框架和PDP显示驱动系统中的数字逻辑功能的基础上 ,针对交流 (AC)型PDP在ADS驱动方式下对图像数据的处理和对驱动状态的控制 ,提出一种面向PDP显示驱动的数字逻辑系统设计方案 ,并对方案中主要模块的功能、设计思路及存在的挑战进行了说明。最后 ,结合实验屏的驱动电路进行了逻辑设计仿真和系统验证。文中提出的数字逻辑设计方案对进行PDP显示驱动控制系统设计和相关专用集成电路设计具有重要的借鉴意义。

摘要：以信息系统作为目标直接优化软、硬件的片上系统(SoC)将大大节省软件和芯片资源,大大提高系统的集成度和性价比。文中主要介绍基于ARM7TDMI的面向多媒体的SoC中MP3子系统的优化设计。通过在SoC中增加多媒体加速器(MMA)模块和片上SRAM以及相关的软件优化方案,提出了一种基于低端精简指令集计算机(RISC)处理器核的面向多媒体应用(MP3)的SoC设计方法。该设计方法通过RTL验证,ADS(ARMDeveloperSuit)软件仿真,并通过MPW(Multi-ProjectWafer)的流片已生产出实际芯片。在实际的芯片样机上得到了验证,达到了设计效果。

摘要：设计了一种频率可调范围约 6 0 0MHz的全集成CMOSLC宽带压控振荡器。该压控振荡器工作电压为 3.3V ,基于Chartered 0 .2 5 μm标准CMOS工艺设计 ,利用开关电容调谐的方法扩大其调谐范围。测试结果表明 :该压控振荡器工作在中心频率为 1.9GHz时 ,单边带相位噪声为- 85dBc/ 10kHz,调谐范围达到 32 %。

摘要：　在集成电路设计中,功能验证是主要的瓶颈之一。据估计,验证工作占设计工作开销的 60%以上。Synopsys公司VMT(Vera验证模型技术)工具可减小验证的工作量、节约时间。文中描述了使用VMT对USBD(通用串行总线器件)模块的验证,验证了USBD部件符合协议规范、完成系统定义的要求,并对不同的数据传输方式进行比较。本设计已通过MPW(multi projectwafer)流片生产出实际芯片,其效果在实际的芯片上得到了验证,达到了设计的效果。

摘要：介绍一种基于场效应管源级耦合逻辑 (SCL)结构的高精度差分型鉴频鉴相器 (PFD)的设计 ,包括构成PFD的SCL结构基本单元———SCL结构D触发器、与非门、倒相器和缓冲单元。仿真实验结果表明 ,该PFD不仅能够减小死区范围 ,提高鉴相精度到 5 0 ps,而且具有速度快、功耗低 (仅4 7mW )的特点 ,在低抖动锁相环路设计中有着广泛的应用。