摘要：分析了利用深亚微米CMOS工艺进行射频集成电路设计的方法 ,在此基础上设计出了采用标准 0 3 5 μmCMOS工艺的输出频率在 1 9GHz的上变频器 ,它可以用在WCDMA发射 /接收机中 .整个设计利用SPICE软件和HPADS软件进行电路和系统模拟 ,模拟结果 :三阶互调IIP3为 1 0dBm ,转换增益大于 1 0dB .已经利用Cadence工具进行版图设计和验证 ,最后通过美国MOSIS工程流片 .芯片面积大约为 0 6mm2 .目前初步的性能测试已经完成 .芯片混频效果良好 .在单电源 +3 3V供电情况下 ,功耗小于 6 0mW .进一步的测试将在近期完成 .

摘要：研究了JPEG2000算术编码器的算法和电路实现.提出了重归一化规程的一种新的顺序结构,通过添加独立的总移位次数预测规程,使得编码算法可以一次性顺序完成当前上下文的处理.据此设计了具有从流水线的三级流水线电路结构,流水线用于处理无编码字节输出的常规情况,从流水线单独处理编码字节的输出,从而有效缩短了各级电路的关键路径延时.基于TSMC 0.18μm工艺的综合结果表明,系统时钟频率为578MHz,吞吐量约为520 Msym-bols/s.与采用相同工艺的国内外研究成果相比,分别提升了40%和26%以上.

摘要：介绍了一种利用0.18μm CMOS工艺实现,用于SDH系统STM-64级别(10GHz)的时钟恢复电路。该电路采用注入式振荡器辅助锁相环的锁定。文中分析该电路的系统结构、单元电路结构和环路设计,并给出了模拟结果和版图。

摘要：采用AMS 0.35μm SiGe BiCMOS工艺,设计了用于卫星通信用的3.33-3.53 GHz功率放大器.该功率放大器采用单端结构,工作于A类.在3.3 V电源电压下,功率放大器的功率增益为22.3 dB,输出1 dB压缩点为31.9 dBm,相应的功率附加效率为25.2%.仿真结果表明,该功率放大器具有良好的输入、输出匹配,工作稳定.

摘要：采用0.18μm CMOS工艺设计了12通道并行垂直腔面发射激光器(VCSEL:Vertical Cavity Surface Emitting Laser)驱动阵列。仿真结果表明,1.8V电源供电时,该电路单通道输出调制电流可达30mA,工作速率为10Gb/s,最大可达12Gb/s,12路并行通道的总带宽为120Gb/s,该驱动阵列电路可用于高速芯片间光互连。

摘要：介绍了利用CSMC 0.6μm CMOS工艺实现的、应用于电流模逻辑电路中的高线性度电压电流转换(VTC)电路。该电路采用了高增益两级运算放大器,以及工作在弱反型区的MOS管电压电流呈指数律关系实现的PTAT基准电流源。详细分析了电阻与运算放大器的非线性影响因素。测试结果表明,输出的总谐波失真为0.0002%,输入动态范围为0～2.6V,输出电流为50～426μA,PTAT基准电流源对电源变化的灵敏度为0.0217。芯片采用5V供电,功耗约为1.3mW,芯片面积为0.112mm2。

摘要：采用UMC 0.13μm CMOS工艺,设计了一种应用于SDH系统STM-64(10 Gb/s)光接收机前置放大器。该前置放大器采用具有低输入阻抗特点的RGC形式的跨阻放大器实现。同时,引入消直流电路来扩大输入信号的动态范围。后仿真结果表明:双端输出时中频跨阻增益约为57.6 dBΩ,-3 dB带宽为10.7 GHz,平均等效输入噪声电流谱密度为18.76 pA/sqrt(Hz),1.2V单电压源下功耗为21 mW,输入信号动态范围40 dB(10μA^1 mA)。芯片面积为0.462 mm×0.566 mm。

摘要：设计了一种全差分高速环形压控振荡器 (VCO) .该VCO有三级 ,每一级的增益是快慢通路增益的矢量叠加和 ,快慢通路的增益由底部电流源决定 ,差分控制电压通过镜像电流源控制快慢通路的各自电流 ,最终实现对振荡频率的调节 .分析了VCO的工作原理及其相位噪声 .电路采用TSMC公司 0 18μm标准CMOS工艺制作 .测试结果显示 :芯片工作频率为 10 88～ 11 72GHz ,相位噪声为 - 10 1dBc/Hz@10MHz,输出信号抖动为 3 8psrms,在 1 8V电源电压下的直流功耗约为 75mW .

摘要：采用Chart ered0.35μm CMOS工艺设计了一种适用于光纤传输系统STM-16(2.5Gb/s)速率级的低功耗、宽动态范围的前置放大器。该前置放大器采用RGC(Regul at ed Cascode)结构作为输入级,同时引入消直流电路来提高光电流的过载能力。仿真结果表明,前置放大器的跨阻增益为57.0dBΩ,-3dB带宽为2.003GHz;当误码率BER为10-12时,输入灵敏度为-23.0dBm,过载光电流达到800μA。3.3V单电源供电时,功耗仅为59.43mW。芯片面积为465μm×435μm。

摘要：实现了串/并转换成帧器接口(SFI-5)的去斜移功能。该设计主要由去斜移通道的帧对齐模块和数据通道去斜移模块组成,其中的关键电路由窗口比较器与滑动窗口生成器配合工作实现。16个数据通道去斜移电路轮流工作,共用一个窗口比较器,提高了电路的工作速度,节省了资源。系统测试表明,该电路可纠正±160比特范围内的通道间斜移,可应用于40Gb/s甚短距离传输的VSR5系统。