限定检索结果

检索条件"机构=东南大学射频与光电研究所"
383 条 记 录,以下是101-110 订阅
视图:
排序:
1.5 V 0.35μm CMOS 3.2 Gb/s 1:4分接器设计
收藏 引用
《上海交通大学学报》2007年 第S2期41卷 24-27页
作者:邱玲 冯军东南大学射频与光电集成电路研究所南京210096 
采用CSM 0.35μm CMOS工艺,设计了低电压高速1∶4分接器.分接器采用半时钟树型结构,由1个高速1∶2分接器和2个低速1∶2分接器级联而成.整个电路实现的基本单元为共栅动态负载锁存器.电路最高可工作在3.2 Gb/s,电源电压为1.5 V,整体电路...
来源:详细信息评论
10Gb/s 0.18μm CMOS光接收机前端放大电路
收藏 引用
《光通信技术》2003年 第12期27卷 44-46页
作者:金杰 冯军 王志功东南大学射频与光电集成电路研究所南京210096 
介绍了利用TSMC 0.18μm CMON工艺设计的应用于SDH STM-64速率级(10Gb/s)光接收机前端放大电路。该电路由前置放大器和作为主放大器的限幅放大器构成,其中前置放大器采用RGC形式的互阻放大器实现,限幅放大器采用改进的Cherry—Hooper结...
来源:详细信息评论
基于2μ mGaAs HBT工艺的L型分布式放大器设计
收藏 引用
《高技术通讯》2012年 第10期22卷 1064-1069页
作者:张瑛 王志功 徐建东南大学射频与光电集成电路研究所南京210046 南京邮电大学电子科学与工程学院南京210046 
为满足电子系统对放大器的带宽性能要求,基于2μm砷化镓(GaAs)异质结双极晶体管(HBT)工艺设计了一种新的分布式放大器。设计采用了输入电容耦合技术和L型传输线结构,有效提升了放大器的频率性能。测试结果显示,该放大器的3dB带...
来源:详细信息评论
宽带CMOS可变增益放大器的设计
收藏 引用
《Journal of Semiconductors》2007年 第12期28卷 1967-1971页
作者:郭峰 李智群 陈东东 李海松 王志功东南大学射频与光电集成电路研究所南京210096 
采用TSMC0.18μm RF CMOS工艺设计实现了一种对数增益线性控制型的宽带可变增益放大器,电路采用两级结构,前级采用电压并联负反馈的Cascode结构以实现良好的输入匹配和噪声性能;后级采用信号相加式电路实现增益连续可调,同时本文设...
来源:详细信息评论
12×10Gb/s CMOS并行光接收机前置放大器阵列设计
收藏 引用
《光通信技术》2009年 第8期33卷 5-7页
作者:何子玮 王志功东南大学射频与光电集成电路研究所南京210096 
采用SMIC 0.18μm CMOS工艺,设计了一种12路并行、每路工作速率为10Gb/s的光接收机前置放大器阵列,应用于高速芯片间的光互连。整个电路通过1.8V电压供电,采用RGC结构和有源电感并联峰化技术,单路中频跨阻增益为47.1dBΩ,-3dB带宽为8.9...
来源:详细信息评论
透过皮肤的电磁耦合
收藏 引用
东南大学学报(自然科学版)》2007年 第3期37卷 368-373页
作者:赵海涛 吕晓迎 王余峰 王志功东南大学生物电子学国家重点实验室南京210096 东南大学射频与光电集成电路研究所南京210096 
设计了应用于神经功能恢复微电子植入系统供能模块的电磁耦合模块.通过对印刷电路板(printed circuit broad,PCB)平面螺旋线圈电学参数及其互感耦合的理论分析,确定发射、接收线圈几何参数的取值.首先进行线圈电学参数测试,然后将发射...
来源:详细信息评论
低杂散锁相环中的电荷泵设计
收藏 引用
《Journal of Semiconductors》2007年 第12期28卷 1988-1992页
作者:薛红 李智群 王志功 李伟 章丽东南大学射频与光电集成电路研究所南京210096 
用TSMC0.18μm CMOS工艺设计并实现了一种电荷泵电路,传统的电荷泵电路中充放电电流有较大的电流失配,电流失配导致相位偏差,从而引起杂散并降低了锁相环的锁定范围,文中采用与电源无关的基准电流源电路,运用运算放大器和自偏置高摆...
来源:详细信息评论
1.25Gb/s低功耗CMOS光接收机限幅放大器
收藏 引用
《固体电子学研究与进展》2004年 第3期24卷 313-317页
作者:田俊 王志功 梁帮立 胡艳 章丽 熊明珍 施毅 郑有炓东南大学射频与光电集成电路研究所南京210096 南京大学物理系南京210093 
设计并实现了用于光纤用户网和千兆以太网光接收机的限幅放大器。电路采用有源电感负载来拓展带宽、稳定直流工作点 ,通过直接耦合技术来提高增益、降低功耗。测试结果表明 ,在从 5 m Vp- p到 5 0 0 m Vp- p,即40 d B的输入动态范围内 ,...
来源:详细信息评论
一种前馈架构的Σ-Δ调制器设计
收藏 引用
《微电子学》2019年 第3期49卷 331-335页
作者:陈笑 王志功 黎飞东南大学射频与光电集成电路研究所 
基于40 nm CMOS工艺,设计了一种前馈架构的3阶1位量化离散时间Σ-Δ调制器。该调制器的信号带宽为100 kHz,过采样比为128。为了适应低电压环境,输入端开关采用栅压自举结构以提升采样信号的线性度,运算放大器采用两级结构以增加输出摆...
来源:详细信息评论
0.6μm CMOS 622 Mb/s 1∶4分接器芯片设计
收藏 引用
《固体电子学研究与进展》2005年 第3期25卷 325-328,348页
作者:窦建华 钱立旺 王志功 梁帮立合肥工业大学计算机与信息学院合肥230009 东南大学射频与光电集成电路研究所南京210096 
采用CSM C-H J 0.6μm CM O S工艺设计,可用于光纤通信系统中工作速率为622 M b/s的1∶4分接器。分析和设计了分接器的系统结构和单元电路,采用Sm artSp ice进行了仿真。整个电路采用5 V单电源供电,功耗为1.1 W。测试工作速率和各项技...
来源:详细信息评论
聚类工具 回到顶部