摘要：介绍了一种全集成的LC压控振荡器(VCO)的设计。该电路的中心频率为3.8 GHz,电源电压为1.8 V,采用0.18μm CMOS工艺制作。测试结果表明,VCO的相位噪声在偏离中心频率1 MHz时达到-126 dBc/Hz,调谐范围达到9%,VCO核心电路功耗小于8 mW。

摘要：设计了一种应用于移动终端的InGaP/GaAs HBT功率放大器。该放大器采用了一种新颖的在片偏置电路技术,不仅避免了由于电源和温度变化导致的直流偏置点的不稳定,而且补偿了由于输入信号增大所引起的动态偏置点的偏离。电流镜结构的偏置电路与反馈电路使偏置电压维持在一个稳定的状态,在反馈电路中引入一个非反相电路加强了电路增益。通过在偏置管的基极并联一个反偏二极管改善了功率放大器的线性。芯片采用基板的封装形式进行测试,改善了功率放大器的散热条件。测试结果表明该放大器具有27.6 dBm的输出压缩点,对于W-CDMA应用,放大器的效率为34.1%,ACPR为-40.3 dBc。

摘要：提出了一种基于Σ-Δ调制的单比特Hopfield人工神经网络(HNN)的设计方法.网络中各神经元的输入输出均为基于Σ-Δ调制的单比特信号,这解决了多比特并行分布网络扇入扇出的难题.同时在设计12神经元全并行Hopfield网络过程中,通过数字后端设计,优化了关键模块,减小了系统的面积及功耗.最后采用同步扰动学习算法(SLA)实现了在片训练系统,通过此训练系统Hopfield网络实现了文字的联想记忆.

摘要：介绍了应用于WLAN IEEE 802.11a的正交调制器和上变频器的设计,给出了详尽的优化方法。正交调制器在传统Gilbert单元的基础上,采用负反馈跨导放大器来提高线性度;上变频器采用RLC谐振网络作Gilbert单元负载来提高增益,增加电压输出摆幅。电路采用TSMC 0.18μm 6层金属混合信号/射频CMOS工艺实现。在1.8 V电源电压下,静态电流为30 mA。测试结果表明,在谐振频率点的1 dB压缩点P1-dB为-8 dBm,电压增益为-2.4 dB,本振泄漏小于-50 dBm。

摘要：设计了一种大鼠神经信道桥接、信号再生和功能重建的实验方案.首先对脊髓适当位置进行功能电激励,诱发控制左腿动作的坐骨神经信号;然后,将此信号作为微电子神经桥的信号源,经微电子神经桥放大处理后施加于离断的右腿坐骨神经远端,从而使瘫痪的右腿产生动作.对控制左腿动作的坐骨神经信号和再生后的右腿神经信号进行相关性分析,结果表明,与再生前的信号相比,再生后的信号在时间上存在延迟,且两者的相干函数值为0.89,符合因果关系.这种设计方案既避免了因生物体组织传导可能引入的伪迹,又克服了因控制运动的神经信号中编、解码未知所造成的困难;此外,运用控制动作的原始神经信号作为控制信号源,使重建更精细、协调的动作行为成为可能.

摘要：设计了一种应用于软件无线电接收机的300kHz～1.6GHz宽带低噪声放大器,适用于数字广播、数字电视和定位导航等系统。该放大器采用噪声抵消结构以降低输入匹配器件在输出端所产生的热噪声和闪烁噪声,能够同时实现输入阻抗匹配和噪声优化。对采用中芯国际(SMIC)0.18μm RF CMOS工艺实现的芯片的测试结果表明,3dB带宽为300kHz～1.6GHz,最大增益S_(21)为16.7dB,输入反射系数S_(11)小于-7.4dB,最小噪声系数为2.3 dB,输入参考的1dB增益压缩点为-11.6dBm,功耗为14.4mW,芯片面积为0.49mm^2。

摘要：采用IBM公司刚刚推出试用的0.35μm SiGe BiCMOS开发性工艺5PAe设计并实现了一个C波段功率放大器。该放大器采用两级单端结构,除集电极扼流电感外,其余元件全部片上实现,具有集成度高、结构简单的特点。通过在管子基极和匹配电感中串联电阻实现了全频段稳定。键合测试表明,在所有电源电压下电路均能稳定工作。在VC=3.5V,VB=7V,f=4.1GHz时,小信号增益为17.7dB,输入输出反射系数分别为-16.9dB和-13.9dB,而在输出功率为22.8dBm时,二次和三次谐波分别小于-36dBc和-45dBc。

摘要：简要介绍了甚短距离VSR4-01.0光传输系统,通过实现保护通道和错误检测通道的功能,以确保光纤数据传输的正确性.采用VerilogHDL语言设计保护通道和错误检测通道,并进行了仿真.选用Altera公司的MercuryEP1M350F780C5FPGA芯片进行了逻辑功能的仿真和验证.

摘要：文章采用全开关状态的延时单元和双延时路径两种电路技术设计了一种高工作频率、低相位噪声的环形振荡器.环路级数采用偶数级来获得两路相位相差90℃的正交输出时钟.采用TSMC0.18μmCMOS工艺进行流片,电压控制振荡器(VCO)的频率范围为4.9～5.5GHz,模拟的相位噪声为-119.3dBc/Hz@5M,采用1.8V电源电压,核芯电路的功耗为30mW,振荡器核芯面积为60μm×60μm.

摘要：提供了应用于光纤传输系统同步数字体系(SDH)STM-16级别(2.5 Gb it/s)的全集成光接收机电路的设计。采用TSMC 0.25μm CMOS工艺进行流片。芯片对应于5μA的2.5 Gb it/s的PRBS输入码流(231-1),可恢复出一路1.25 GHz时钟,同时将2.5 Gb it/s的PRBS数据分接成4路625 Mb it/s数据,输出的时钟与数据均为标准的400 mV的PCML电平。芯片面积为1.04 mm×0.97 mm,电源电压为3.3 V时功耗为850 mW。