摘要：根据神经束电信号的特点,提出一种适用于中枢神经束电信号探测放大和再激励的微电子系统设计方案,功能单元包括微弱神经电信号探测电路、交流信号耦合电路和神经束再激励电路.为面向生物体植入应用,系统设计主要考虑功耗、噪声和交流耦合输入等性能.另外,设计了2种运算放大器单元,分别是用于前置电路的低噪声、低功耗两级运算放大器和具有高增益、高驱动能力的输入输出全摆幅恒跨导折叠运算放大器.系统采用CSMC双层多晶硅双层金属(DP-DM)标准0.5μm CMOS工艺设计完成.仿真和测试结果表明设计芯片实现了微弱低频电信号放大功能,可用于神经信号再生应用,功耗和体积满足生物体植入式器件的要求.

摘要：介绍了一种基于横向金属接触的DC-5GHz单刀双掷RF MEMS开关的研究与设计.横向金属接触开关包括了一套有限的共面波导(FGCPW)传输线和左右摆动的悬臂梁.为了降低开启电压,设计了一种曲折型的折叠梁结构,通过理论分析与仿真实验验证了该结构的可行性,并利用Metal MUMPs工艺加以实现.测试结果显示,该开关在5GHz处的插入损耗为0.8dB,回波损耗大于20dB,隔离度为40dB.测得最低开启电压为33V.

摘要：设计并实现了用于光纤用户网和千兆以太网光接收机的CMOS前置放大器 .电路采用共栅结构取代常用的共源结构 ,大大降低了输入电阻 ,使得光检测器的寄生电容只影响非主极点 ,从而获得宽带 .提出了一种优于电阻反馈的有源反馈 ,可获得比普通共栅结构更宽的带宽 .测试结果表明 ,在输入 80 5 μA的光电流时 ,电路的单端输出电压摆幅大于 64mV(峰 峰值 ) ,均方根抖动在 36ps以下 ,可稳定工作在 1 2 5Gbit/s的速率上 .

摘要：研究了导航信息引起的比特反转对实时卫星导航接收机时域并行捕获结果的影响。基于接收机捕获原理,经过对圆相关运算的定量分析,提出了一种改进的并行捕获方法。由于导航信息引起的比特反转会减小捕获的相关峰值,传统的时域并行捕获方法很难得到准确的捕获结果。因此针对性地设计了类圆相关(MCC)算法,经理论分析后将FFT应用于类圆相关算法,得到了改进的时域并行捕获(MTPA)算法。仿真结果验证了改进算法的正确性,显示了MTPA算法的正确性和有效性。这种捕获算法解决了接收机捕获时比特反转问题,提高了实时卫星导航接收机的捕获性能。

摘要：给出了InGaAsMSM光探测器与InP基InAlAs/InGaAsHEMT两种器件单片集成实现的OEIC光接收机的设计方法与测试结果。该光接收机采用单电源供电 ,由一级放大器、两级源级跟随器和一个反馈电阻组成。当光接收机工作在 2 .5Gbit/s时 ,跨阻可达 5 3dBΩ。采用 +5V电源供电 ,功耗仅为 1 60mW ,可有效地应用在光纤通信接收系统中。

摘要：设计了一种基于横向金属接触的DC-5 GHz单刀双掷RF MEMS开关,该开关包括一套有限地共面波导(FGCPW)传输线和左右摆动的悬臂梁。利用绝缘的介质层实现了驱动信号与射频信号的隔离,提高了开关的性能。根据开关的拓扑结构,提出相应的等效电路,并据此实现开关射频性能的优化设计。开关利用MetalMUMPs工艺实现,测试结果显示,该开关在5GHz的插入损耗为0.8dB,回波损耗大于20dB,隔离度为40dB。测得开关的开启电压为59V。

摘要：首先分析了1∶4分接器的树型结构及其主要特点。在此基础上,进一步探讨了树型结构中所用的1∶2分接器,并给出其中的锁存器电路结构。此外,还讨论了分频器电路及输入输出电路。最后分析了超高速键合电路并给出测试方案。测试结果表明,在采用标准0.25μmCMOS工艺设计的分接器中,本设计首次达到键合后能够在STM-16和STM-64所要求的数据速率上稳定工作的性能,最高工作速率达10.58Gb/s。

摘要：研究了JPEG2000位平面编码器的算法和全并行电路结构.以单列样本点作为数据单元,分析了通道编码过程中数据的关联性.只需缓存前一列样本点的显著性状态信息,并读取当前列和后续2列的原始数据,便可在一个编码窗口内完成当前列的通道和位平面并行编码;每次仅需读入一列新的数据,即可实现编码循环.据此设计了三级流水线的全并行电路结构,仅需259个周期就可处理完32×32的小波子带,同时保持了较低的硬件开销.FPGA综合结果表明,系统时钟可以综合到76.355 MHz,达到301.9Mcoefficient/sec的处理能力,可满足现有图像实时处理要求.

摘要：基于 DRM 标准,研究并设计了一种 DRM 广播接收机射频前端芯片的结构,该射频前端选用了上边注入、固定中频的二次正交混频低中频结构。经理论推导,给出了该结构的4种镜像抑制比(IRR)与相位误差或幅度误差的定量关系。经综合考虑镜像干扰、互调干扰、低频本振谐波干扰、寄生低频噪声等因素与中频频率的定量或定性关系,确定了系统频率规划。该结构中除射频滤波器外其它模块均为片上实现,继承了低中频结构的所有优点。理论分析与仿真结果表明,采用该频率规划的接收机射频前端完全满足 DRM接收机射频前端的设计要求。此频率规划设计为射频前端芯片的电路级设计成功奠定了理论基础。

摘要：采用TSMC公司的标准0·25μmCMOS工艺,设计并实现了一个全集成的1·244GHz低功耗锁相环,提出了一种锁相环相位噪声的行为级模拟方法.锁相环的核心功耗仅为12mW,输出时钟信号均方抖动为6·1ps,单边带相位噪声在10kHz频偏处为-106dBc/Hz.