摘要：采用0.6μm BiCMOS工艺成功设计并实现了一个有伪发射极耦合逻辑(PECL)接口的新型622Mbps智能限幅放大器(LA)系统。该系统除了LA核心电路外,还包含了智能LA的接收信号强度指示(RSSI)模块、可变阈值丢失信号(LOS)检测模块、静噪控制电路和PECL接口电路。该系统可工作于3.3V或5V兼容电源,功耗分别为110mW和175mW。测试结果表明,对于622Mbps的输入信号,LA达到4mV灵敏度和50dB动态范围。信号强度检测范围高达44dB,可变报警阈值范围为1～100mV,同时保证报警迟滞为4dB。包括焊盘和静电保护电路(ESD)在内的完整芯片面积为2.22mm^2。

摘要：设计了应用于全球定位系统（GPS）1．2GHz频率综合器中的可编程分频器。该分频器可实现600-700范围的分频比，并利用改进的均匀分频算法使分频输出波形的占空比更加理想。设计采用SMIC 0．18μm CMOS工艺标准单元的半定制设计方法，按照标准数字集成电路设计流程进行设计，包括Verilog代码编写、逻辑综合、版图规划、布局布线、后端时序仿真分析等过程。该可编程分频器模块已采用SMIC 0．18μm CMOS工艺进行流片，核心芯片面积为115μm×115μm。测试结果表明，通过控制芯片预置逻辑，分频器能与控制端口相匹配，完成分频功能，实现了预期结果。

摘要：给出了符合OIF-VSR5规范的40Gbps甚短距离光传输系统接收电路的设计与实现。该接收电路实现简单,由一片转换芯片及光接收模块构成。其特点是充分利用现场可编程门阵列(FPGA)内嵌的高速收发器成功实现了16×2.488Gbps和12×3.318Gbps信号的发送和接收,并且在一片FPGA上实现了诸如时钟数据恢复、串/并转换、帧同步、通道对齐、12-16路映射等全部功能。基于二分查找法的帧同步电路则大大提高了转换芯片的工作速度。Signaltap Ⅱ逻辑分析仪的测试结果表明接收电路工作正常,性能良好。在此基础上,给出了VSR5实验系统的点到点测试方法,通过12通道垂直腔面发射激光器并行接收模块和7m 12芯多模带状光纤,将发送电路与接收电路相连,实现了OC768/STM-256 40Gbps的点到点测试,测试结果表明系统误码率小于10^(-12)。

摘要：采用0.35μm CMOS工艺设计并实现了单片集成光接收机电路.该芯片能将光电检测器检测到的速率为2.5Gb/s的信号进行放大,进行时钟恢复、数据判决,并通过一到四路分接输出四路速率为622Mb/s的信号.恢复出的经过四分频的时钟抖动以及最后分接输出的四路数据抖动的均方值分别为1.9ps和13ps.芯片在标准的5V电源电压下,功耗为2.05W,整个芯片面积为1600μm×870μm.

摘要：对铁路GSM-R标准的光纤直放站中的射频光收发模块进行了设计、制造和测试.光发射部分的设计采用自动功率控制(APC)技术实现激光器功率的稳定输出,光接收部分采用冗余备份设计实现模块的高可靠性.测试结果表明,该模块光反射损耗小于-45 dB,接收时延低于60 ns.带外抑制和带内波动分别大于30 dB和小于0.5 dB,输入输出驻波比小于1.3.射频输出增益调节精度为1 dB,调节范围高达25 dB以上.同时,模块底噪声小于132 dBm/Hz,三阶互调达到-60 dBc以下.此外,模块提供了很好的告警和检测等功能.因此,该模块具有优异的射频光收发特性.模块最终在铁路GSM-R直放站中进行了实测,结果表明完全达到铁路设计要求.

摘要：基于TSMC0.18μm CMOS工艺标准单元库,设计了一种高性能快速傅立叶变换蝶形运算单元.蝶形运算是快速傅立叶变换的核心,单元采用时间抽取的快速傅立叶变换基2算法、并行全流水结构,对IEEE754单精度浮点数构成的复数进行处理,并可在同一个快速傅立叶变换处理器中并行扩展使用.逻辑综合与版图综合后的报告显示单元的核面积为1.96mm2.仿真结果表明,单元能够稳定运行在200MHz时钟下,输出数据误差小,使用一个该单元的快速傅立叶变换处理器完成1024点数据运算需时27.6μs,其速度、精度及面积完全达到了设计指标.

摘要：采用了国内0．6μm标准CMOS工艺设计实现了一种单片集成的分布式放大器。放大器采用四级级联结构，单元电路采用管联（cascode）结构以提高隔离度。在输人输出端50Ω匹配情况下，测试得到的频带宽度为0．1～4.0GHz，增益为5.0±1.0dB，输入输出的回波损耗分别小于-10dB和-7dB。在5V供电下功耗约为110mW。

摘要：应用标准0.35μm SiGe BiCMOS工艺设计Colpitts压控振荡器。采用开环S参数计算电路指标,计算结果与测量结果符合较好。测量结果表明,在3.3V电源电压下,压控振荡器的频率范围覆盖340~400MHz,10kHz频偏处相位噪声为-91dBc/Hz,输出功率-3dBm。芯片面积550μm×300μm。

摘要：采用OMMIC公司提供的0．2μmGaAsPHEMT工艺（FT=60GHz）设计并实现了一种适用于宽带无线通信系统接收前端的低噪声放大器。在3．1～10．6GHz的频带内测试结果如下：最高增益为13dB；增益波动〈2dB；输入回波损耗S11〈-11dB；输出回波损耗S22〈-16dB；噪声系数NF〈3．9dB。5V电源供电，功耗为120mw。芯片面积为0．5mm×0．9mm。与近期公开发表的宽带低噪声放大器测试结果相比较，本电路结构具有芯片面积小、工作带宽大、噪声系数低的优点。

摘要：采用两级分接电路结构 ,并将同步码字检测电路置于其间 ,设计了千兆以太网同步检测集成电路 .实现 1 .2 5Gb s速率的千兆以太网数据由 1路到 1 0路的串并转换以及同步码字的检测 .分析了RC网络效应对超高速集成电路中互连线的影响 ,基于TSMC 0 .35 μmCMOS工艺建立电路模型 .使用Smartspice工具在不同温度 ( 0～ 70℃ )、电源电压 ( 3.1 5～ 3.45V)及输入信号等条件下进行仿真 .结合版图参数提取后仿真的比较 ,证明了该设计在减小规模 ,简化结构和加快仿真流程方面的有效性 .