摘要：基于经典Wildar带隙基准结构,通过单级高增益低失调运放及其闭环负反馈设计,将电压求和模式输出与电阻负载驱动紧密结合,同时增加简单的单管并联高阶补偿结构,实现了一种具有较大负载驱动能力的高精度多值低压基准输出,解决了经典基准电路在补偿精度与PSRR方面的局限性。CSMC 0.5μm CMOS工艺仿真结果表明,在-40~125℃,一阶补偿的温度系数为6×10-6/℃,输出电阻支路采用并联MOS管的高阶补偿后,温度系数下降到1.27×10-6/℃,低频下电源抑制比达到-57 dB。

摘要：基于H.264/AVC视频编码标准,完成编码模块中的整数DCT/Q模块可重构IP核的优化设计。在硬件开销改变不大的情况下,利用可重构理论,提炼出其核心部件即可重构处理元,在同种电路结构上实现变换量比(DCT/Q)和反变换反量比(IDCT/IQ)的功能,满足高清视频实时编解码要求。

摘要：本文在分析RS编码原理的基础上,分析了RS编解码的实现方式并在一个FPGA芯片实现多种RS编码方案,设计出适应于不同信道的RS码编码器,该设计结果在实际应用中得到验证。

摘要：借助半导体专业软件Tsuprem-4和Medici详细研究了漂移区的长度、浓度以及结深,沟道区的长度、浓度,场极板的长度对高压PLDMOS击穿电压的影响。最终得到一组最佳的PLDMOS器件的参数。优化设计的高压PLDMOS器件的流片测试结果为：关态和开态击穿电压分别在200V和160V以上。

摘要：RGB与YUV色彩空间转换是视频处理系统的重要部分,该转换是对后级信号处理的基础.首先给出色彩空间定义与转换公式,针对彩色空间一般的实现方法,提出一种改进的逻辑设计.它仅用4个乘法器来实现设计,从而节省了近一半的逻辑资源.并通过对乘法器采用CSD码和Wallace树进行优化,进一步减少逻辑资源,以及提高了整个模块的最高运行速度.整个电路的功能通过了Verilog-XL的仿真.

摘要：副载波产生电路是视频处理系统的重要组成部分.介绍了直接数字频率合成(DDFS)原理及副载波在视频信号处理中的作用;利用DDFS技术设计出一种改进的副载波产生电路结构.FPGA的设计实现是以系统方案为输入,进行RTL级描述、逻辑综合、器件编程测试激励等一系列流程的处理才能完成FPGA芯片设计.利用Altera公司的FPGA器件(EP2C35)实现电路结构、功能和仿真结果.

摘要：文章首先详细研究了D类音频放大器和相关的BicMOS的基本原理和结构,并在此基础上综合现阶段国内市场对D类功率放大器的需求,开发了基于0.6μm特征线宽、双层多晶、双层金属的多晶发射极BicMOS工艺的D类功率放大器。该D类音频放大器,在5V电压下可以以1.4W/Ch的功率驱动阻抗为8的负载。它同样可驱动阻抗为4的负载,5V电压下提供的最大功率为2.1W/Ch。同时还详细描述了前置音频放大器,三角波产生电路、比较器,死区控制电路,输出驱动电路等子模块的设计内容。电路在Cadence环境下进行设计和仿真验证,经过仿真表明电路设计性能良好,符合设计要求,可广泛应用于便携式电子产品。

摘要：通过对Pipeline ADC系统的精度和工作频率可配置原理进行探讨,提出了一种新颖的精度和工作频率可配置Pipeline ADC设计理念,并对系统和子模块进行了设计.可配置的Pipeline ADC的精度可配置在8/10/12bit,工作频率可配置在10/20/40MHz.考虑电路中的增益有限性等因素的影响,使用Matlab对系统建模并仿真.系统仿真结果表明,可配置的Pipe-lineADC系统能够达到满意的SNR、有效位数等性能指标要求.

摘要：在电荷泵锁相环CP-PLL原理分析基础上,对其重要的组成模块鉴频鉴相器(PFD)进行了详细的理论分析和电路设计.在VCO的动态范围内,可实现任意频率误差下的快速频率跟踪,并最终实现零相位锁定.和一般的鉴相器比较,PFD工作在大的范围(-2π～+2π),实现零相位误差.电路通过了基于上华0.5μmCMOS工艺的HSPicE模拟仿真验证,得到在5V电源电压和27MHz/s的参考频率下,PFD的增益Kpd为5/4πV/rad.

摘要：利用校准之后工艺模拟软件TSUPREM-4和器件模拟软件MEDicI,采用工艺模拟与实际工艺流片相结合的方法对沟道尺寸为0．8μm-2μm之间的金属铝栅CMOS进行器件模拟、试验及分析,提出了相应的工艺及改进措施,确定了器件的结构、工艺等参数,提出了一个可行的工艺流程。通过对晶体管部分特征参数和电学特性的详细分析,最终获得了满意的设计参数和性能。同时通过对在此工艺平台下的各种端口的ESD保护结构进行试验与分析,找出满足2kV HBM模式的ESD保护结构与设计规则。