摘要：带电器件模型(CDM)是引起静电放电(ESD)失效问题的主要模型，特别是先进制程和高速射频电路，CDM的故障定位与根因分析对优化ESD设计和改善ESD防护至关重要。借助高阶显微分析技术，如等离子体聚焦离子束(PFIB)、导电原子力显微镜(C-AFM)、电子束感应电流(EBIC)、透射电子显微镜(TEM),可以快速准确地定位失效位置并确认失效机理。通过分析先进制程芯片射频电路增益降低问题，确定了CDM泄放路径与失效形貌，并解释了CDM的损伤机理。通过高阶显微分析技术研究CDM失效问题，有助于优化ESD防护电路，提高芯片可靠性。

摘要：随着硬件设计规模和复杂程度的不断增加,验证收敛的挑战难度不断增大,单纯依靠增加CPU核数量并行测试的方法治标不治本。如何在投片前做到验证关键指标收敛,是验证工程师面对的难题。为解决这一难题,提出了采用人工智能驱动的验证EDA工具和生成式大模型两种提效方案,其中EDA工具有Cadence利用人工智能驱动的Verisium apps和采用机器学习技术Xcelium ML,前者用来提升验证故障定位效率,包括Verisium AutoTriage、Verisium SemanticDiff、Verisium WaveMiner等,后者可用来提升验证覆盖率收敛效率。生成式大模型可辅助智能debug和自动生成验证用例,主要介绍各实现方案,并给出了项目实验提升结果。

摘要：随着工艺演进,尺寸进一步缩小带来了更多寄生通路和更大的寄生电阻,后仿结果和前仿相去甚远。如何快速缩小前后仿之间的差距成为重要课题。传统设计中只能通过Quantus Extracted View相对直观地对寄生进行分析,无法更详细地进行分析,这成为设计者们面临的艰巨挑战。同时,后仿发现问题,只能通过“修改电路-版图迭代-再次后仿”反复优化,迭代周期长,如何降低时间成本成为各公司关注的重点。Virtuoso iQuantus Insight(ViQI)/Quantus Insight(QI)可基于寄生网表文件进行寄生分析及结果可视化。工程师可借此对寄生进行准确的分析及假设,无需版图迭代,即可进行设计优化。讨论了如何通过ViQI/QI工具在FINFET先进工艺项目中实现快速的后仿迭代,大幅提高工作效率。

摘要：对于性能功耗面积(PPA)的追求已成为IC芯片设计的共识,尤其是发展到先进工艺节点,PPA已成为IC设计综合性能的重要指标,尤其是对于大型SoC芯片中clone很多次的模块,对于PPA的追求变得更加极致。介绍了基于Cadence公司的Genus工具和Cerebrus工具,通过综合阶段与后端PR各个阶段的优化,共同提升PPA的优化方案。最终结果显示,在时序及DRC基本收敛的情况下,使用Cerebrus工具相比Innovus可以使功耗降低3.5%,面积降低3.1%,使用Genus+Innovus流程可以使功耗降低6.4%,面积降低8.5%,极大地降低了芯片的面积及功耗。

摘要：在验证工作中,验证工程师通常先编写验证计划(verification plan,vplan),然后根据它来编写验证用例(testcase)。在项目进展的过程中,设计方案会不断的修改更新,那么一段时间后,就会出现设计方案、验证计划和验证用例不匹配的情况,验证计划本身容易流于形式;另外验证工程师也需要定位问题、回归用例、向验证经理汇报工作,工作内容繁多。文章通过ge Mac验证实例,介绍了如何借助Cadence公司v Manager验证工具的regression center、Metric Center、Tracking Center,更加高效科学地开展验证工作。

摘要：接口带宽是5G、AI、云计算等信息系统核心芯片的关键属性。简单扩展传输通道数目可成倍增加传输带宽,但封装与连接器引脚增加会导致结构难题,密集的互连线会恶化串扰,高速串行接口技术必不可少。在过去的10多年中,高速串行接口在传输速度和体系架构上有飞跃式的进步,从10G发展至112G/224G,这要求对传输过程中各种非理想因素的建模和分析更加精细,业界为此建立了一套全新的方法学。抖动是高速串行接口设计和应用中最大的挑战之一,本文从全链路视角介绍超高速串行接口的有效抖动模型,并给出测试方法,为高速系统设计提供参考与指导。

摘要：本文主要研究基于TTCN-3的5G终端协议一致性测试集设计,当前随着社会经济科技的迅猛发展,网络信息5G终端的一致性测试领域逐渐有了更新的发展趋势。因此本文针对5G终端一致性测试的系统架构、测试模型、接口设计和测试用例设计思路进行分析,研究当前基于TTCN-3的5G终端协议一致性测试集设计,为国内5G事业的发展提供助力。

摘要：近年来,随着互联网技术的发展,WiFi技术具有较强的稳定性,而且具备数据传输速度快、功能消耗较低等优点,目前在无线通信中已经具有十分重要的作用。随着时代发展进步,对WiFi芯片的要求越来越高,对研发者来说,快速高效拓展WiFi芯片外部功能是当前面临的主要问题。文章提出外部拓展接口,即SDIO接口,可在WiFi芯片架构中集成,能够为该芯片提供快速信息传输接口,阐述了该芯片总体架构,分析了SDIO Host仿真模型搭建仿真平台,能够完成相应的仿真验证,最后通过芯片测试表明该SDIO接口不同的子功能,设计合理,具有较强的可操作性。

摘要：串行器/解串器接口是一种高速率的串行数字接口。高度定制化的串行器/解串器接口的通道数据速率可达到28吉比特每秒或更高。在本文中,研究了用于高速网络数据传输应用的28吉比特每秒串行器/解串器接口倒装芯片封装设计对信号传输质量的影响。使用Cadence的3D-EM电磁场仿真工具来实现多层倒装芯片封装基板的信号完整性分析与设计优化,以获得最佳的插入和回波损耗。另外,本文还研究了在芯片封装级别影响串行器/解串器接口信号传输性能的因素以及控制信号传输质量的方法。

摘要：本文将对车载4g智慧终端的设计原则以及设计目标进行简单的介绍,并对车载4g指挥终端的设计与实现进行研究,其中主要包括车载故障诊断系统、车载速度感应系统、车载无线网络系统以及车载智能刹车系统四方面内容。