摘要：为了降低硬件开销,越来越多的加法器电路采用传输管逻辑来减少晶体管数量,同时导致阈值损失、性能降低等问题.本文通过对摆幅恢复逻辑与全加器电路的研究,提出一种基于摆幅恢复传输管逻辑(Swing restored pass transistor logic,SRPL)的全加器设计方案.该方案首先分析电路的阈值损失机理,结合晶体管传输高、低电平的特性,提出一种摆幅恢复传输管逻辑的设计方法;然后,采用对称结构设计无延时偏差输出的异或/同或电路,利用MOS管补偿阈值损失的方式,实现异或/同或电路的全摆幅输出;最后,将异或/同或电路融合于全加器结构,结合4T XOR求和电路与改进的传输门进位电路实现摆幅恢复的高性能全加器.在TSMC 65 nm工艺下,本文采用HSPICE仿真验证所设计的逻辑功能,与文献相比延时降低10.8%,功耗延时积(Power-delay product,PDP)减少13.5%以上.

摘要：目标检测网络SSD的多层回归特征图存在各层回归计算之间相对独立的问题,且基于SSD改进的系列算法在提高检测精度的同时难以兼顾实时性。针对上述问题,提出一种基于异步卷积分解与分流(shunt)结构的单阶段目标检测器。基于异步卷积分解算法设计了一种shunt结构,交错连接多层特征图,增强了回归计算之间的统一性与协调性。优化了原有高层主流结构,在主流结构与shunt结构中分别用最大池化和异步卷积分解2种不同的方式对特征图大小进行降维,保留空间相关信息的同时提高了特征的多样性。实验结果表明,将VOC2007trainval和VOC2012trainval中的图片统一缩小至300像素×300像素进行训练,提出的目标检测器在VOC2007test上进行检测时的平均精度均值可达到80. 5%,检测速度超过30帧/s。