摘要：基于DICE结构主-从型D触发器的抗辐照加固方法的研究,在原有双立互锁存储单元(DICE)结构D触发器的基础上改进电路结构,其主锁存器采用抗静态、动态单粒子翻转(SEU)设计,从锁存器保留原有的DICE结构。主锁存器根据电阻加固与RC滤波的原理,将晶体管作电阻使用,使得电路中存在RC滤波,通过设置晶体管合理的宽长比,使其与晶体管间隔的节点的电平在SEU期间不变化,保持原电平状态,从而使电路具有抗动态SEU的能力。Spectre仿真结果表明,改进的D触发器既具有抗动态SEU能力,又保留了DICE抗静态SEU较好的优点,其抗单粒子翻转效果较好。

摘要：为消除运算放大器失调电压对带隙电压精度的影响,采用NPN型三极管产生ΔVbe,并设计全新的反馈环路结构产生了低压带隙电压.电路采用SMIC 0.18μm CMOS工艺实现,该新型低压带隙基准源设计输出电压为0.5V,温度系数为8ppm/℃,电源抑制比达到-130dB,并成功运用于16位高速ADC芯片中.

摘要：针对一种5V0.6μm BiCMOS工艺的纵向NPN管,设计了ESD保护结构。为了克服传统纵向NPN管ESD自触发结构触发电压较高的缺陷,提出一种带P+/N阱二极管的改进型自触发ESD结构,利用NPN管集电极与基极之间的寄生电容和二极管作为电容耦合元件。流片及测试结果表明,该保护结构的触发电压得到有效降低,且抗ESD能力超过4kV的人体模型。

摘要：提出了一种高性能数字信号处理器中断系统结构,通过中断优先级的灵活可变以及系统仲裁周期的可选择性,提高中断系统的执行效率.由于中断向量表的中断服务例程的可跨越性和中断优先级分组两个特点,提高了中断优先级排列的灵活实用性.通过引入外设控制处理器来作为中断服务的提供商,增加了中断处理的途径.理论分析与仿真结果表明达到了系统中断功能的要求.

摘要：空间辐射会导致电子设备中的半导体器件发生单粒子效应(SEE),使半导体器件工作异常,进而导致设备发生故障,因此研究器件的单粒子效应在航天领域极其重要。JBU61580是中科芯(58所)公司,研制的一款1553B总线终端接口芯片。文中介绍了基于CMDSPF2812芯片进行的JBU61580芯片单粒子效应监测平台的研究与设计。

摘要：文章介绍了QFN72和CQFN72结到外壳的等效热路分析及结到外壳热阻θJC的简化计算方法,结果表明原设计下CQFN72的热阻约为1.25 K·W-1,几乎是QFN72的一倍。优化CQFN热设计的主要途径是适当减薄陶瓷基板厚度、在陶瓷基板中嵌入钨柱阵列、芯片减薄和采用金基焊料焊接等。从CQFN热设计考虑,不应在主散热区热沉下采用4J29或4J42焊接垫片,否则会使热阻θJC增大10%以上。

摘要：大规模集成电路的出现,促进了电子设备的高功率密度化。这要求为之供电的直直变换器也随之高功率密度化。高频、高效开关变换是直直变换器实现高功率密度的基础。文章阐述了一种采用UC3844集成芯片实现的新型高压输入DC/DC反激开关电源,并给出了详细的电路参数及高频变压器的设计方法,该开关稳压电源采用双闭环电流控制模式,其输入、输出电路采用光耦隔离。

摘要：在扇出型晶圆级封装工艺中,由于芯片材料与塑封料之间的热膨胀系数差异,晶圆塑封过程中必然会形成一定的翘曲。如何准确预测晶圆的翘曲并对翘曲进行控制是扇出型晶圆级封装技术面临的挑战之一。在讨论圆片翘曲问题时引入双层圆形板弯曲理论与复合材料等效方法,提出一套扇出型晶圆级封装圆片翘曲理论模型,并通过有限元仿真与试验测试验证了该翘曲理论模型的计算精度。同时给出该理论模型在实际工程中的应用,对扇出型晶圆级封装产品设计与翘曲预测具有指导意义。

摘要：高阶连续时间型ΣΔ调制器提供了一种有效的获得高分辨率、低功耗模数转换器的方法.提出了一种新型的2-1-1级联的连续时间型ΣΔ调制器结构.采用冲激不变法将离散时间型ΣΔ调制器变换为连续时间型ΣΔ调制器,利用Simulink对该调制器进行系统级建模和仿真,峰值信噪比达到105dB.分析了电路的非理想因素对调制器行为的影响,以获得90dB信噪比为目标确定了电路子模块指标.仿真结果表明,该结构能有效降低系统功耗,并验证了电路的可行性.

摘要：文章中提出了一种应用于FPGA的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下,可对所有存储单元进行清零,且编程后为两端口独立的双端存储器。当与FPGA其他逻辑块编程连接时,能实现FIFO等功能。基于2.5V电源电压、chart0.22μm CMOS单多晶五铝工艺设计生产,流片结果表明满足最高工作频率200MHz,可实现不同位数存储器功能。