摘要：介绍了在一款C波段无线电高度表的设计和研制过程中,温补调频电路的实现方法。通过分析VCO温度特性,设计了合适的补偿电路,实现该C波段无线电高度表在高低温（-45℃~65℃）情况下的工作频率稳定性。通过最终的测试结果,验证了该温补调频电路的实用性。

摘要：1553B总线以其可靠性高、实时性好、使用灵活等优点,广泛应用于现代飞机、导弹、卫星、舰艇、坦克等航空、航天、兵器领域,并且逐渐扩展到地铁交通控制等民用领域。而在实际使用过程中,1553B总线由于接口配置复杂,无法直接与PC进行通信,使得系统的安装调试存在困难。利用NIOS II软核处理器面向用户、灵活定制的特性和USB接口方便、支持热插拔的优点,给出了一种在FPGA上已经实现的1553B总线测试系统设计方法。整个系统硬件设计简单,软件设计稳定可靠,可应用于1553B系统调试和测试以及各种仿真实验中。

摘要：以Xilinx公司的V5系列FPGA芯片为研究对象,设计实现了一种基于VPX标准的6U射频收发前端信号处理系统。该系统主要由控制电路和射频电路组成,控制电路主要完成对外、对内的接口通信功能以及核心器件的控制。射频电路主要完成信号滤波、放大、正交上变频、功率放大等。设计的系统支持串行Rapid IO高速数据传输,为数据的高速交换提供了可能,满足了系统对带宽和数据处理能力的要求,经过验证系统的各项性能指标符合设计要求。

摘要：SRAM存储器在SoC芯片中的应用已经越来越普遍,存储单元的加固设计已成为抗辐射SoC芯片设计首要考虑的问题之一。提出了两种SRAM读出电路的加固结构,分别从读出电路结构、数据读出速度和抗单粒子翻转能力等方面进行了对比。两种读出结构的SRAM均有较好的抗单粒子能力,但相比较单模双互锁结构的SRAM,双模双互锁读出结构的SRAM读出时间更短。

摘要：ESD设计是SOI电路设计技术的主要挑战之一,文章介绍了基于部分耗尽0.6μm SOI工艺所制备的常规SOI NMOS器件的ESD性能,以及采用改进方法后的SOI NMOS器件的优良ESD性能。通过采用100ns脉冲宽度的TLP设备对所设计的SOI NMOS器件的ESD性能进行分析,结果表明:SOI NMOS器件不适合直接作为主要器件承担SOI电路的ESD保护作用,但通过采用工艺优化、设计结构改进等方法优化后,可以作为SOI输出缓冲器或电源与地之间ESD主要保护器件使用,承担SOI电路ESD保护的重要作用。

摘要：文中提出了一种片上FLASH替换设计方法,在不改变原FLASH控制逻辑的情况下,通过增加接口转换逻辑,在原FLASH控制接口与新FLASH IP接口之间进行功能与时序的转换,实现片上FLASH的替换。由于固化了已有的成功设计,从而大大降低了替换修改带来的风险。通过测试仿真,输出结果在接口功能和时序上都符合新的FLASH IP的工作要求,并在某SOC的FLASH IP替换中应用。

摘要：设计了一种基于SMIC 0.13μm CMOS工艺的14位1 GS/s分段式电流舵型DAC。该DAC采用6+8的分段结构,1.2 V/3.3 V双电源供电,满摆幅输出电流为20 m A。采用两级行列温度计译码结构、输出形式可调开关驱动电路以及四开关结构,应用于直接数字频率合成器中。线性度性能满足指标要求,DNL≤1LSB,INL≤1.5LSB。

摘要：文中所设计的正弦信号发生器电路是采用现场可编程门阵列(FPGA)实现的一个数字频率合成器。其主要由相位累加器、加法器、波形存储器等组成。实验所设计出的DDS具有变频范围广、频率步进小和频率精度高、频率和相位可调等特点,而且其最后输出的正弦信号频率高,可以达到12.5 MHz。

摘要：基于普通CMOS工艺,设计了一款ARINC 429总线接收器。电路可在3.3 V、5 V两种电源电压下工作,能够直接接收单路ARINC 429总线差分信号输入,转化为数字高低电平输出,同时输出受使能信号控制。采用SMIC 0.18μm HV LDMOS工艺流片,电路经测试验证,电参数达到设计要求,性能稳定可靠,实用性强,已应用于某航空通信显控系统中。

摘要：本文给出了集成电路工艺流片、测试、封装成本的数学模型,并用设计成本量化模型计算了三种数字集成电路的成本,计算结果与实际结果吻合良好。