摘要：针对高速网络的需求,介绍了一种高速静态存储器QDRⅡSRAM,设计了一种基于AMBA总线的高性能QDRⅡSRAM控制器IP,具有良好的接口兼容性和可移植性。使用了深度为8×72位的写出FIFO与8×72位读入缓冲,增加了系统存取的效率,设计通过仿真及实际验证,能够良好应用于系统时钟为800 MHz的SOC环境中,满足功能和时序要求。

摘要：硅控整流器SCR作为晶闸管常用于功率器件,具有再生性和从高阻态到低阻态切换的能力。因此合理设计的SCR能成为非常高效的ESD保护电路。文章介绍了SCR的基本机制,SCR、MLSCR、LVTSCR和SCR组合保护电路的结构,并介绍了具有更好ESD性能的设计和版图。

摘要：本文首先分析了集成电路可测性设计的必要性,接着介绍了边界扫描的基本结构、IEEE1149.1标准及指令寄存器、数据寄存器,分析了边界扫描的工作过程,介绍了基本的扫描寄存器结构,最后给出了系统集成可测性设计的策略。

摘要：提出了一种用于DSP的高性能低噪声高速电荷泵锁相环电路。其鉴频鉴相器模块具有高速、无死区等特点;电荷泵模块在提高开关速度的基础上改进了拓扑结构,使充放电电流的路径深度相同,更好地实现了匹配。为了达到宽调谐范围的目的,电荷泵模块采用1.8V电源电压,而压控振荡器模块采用3.3V,这样可充分利用电荷泵的输出电压范围实现宽调谐。电路设计基于0.18μm1P6MCMOS工艺,结果表明,锁相环电路功耗为34mW,中心频率100MHz,频率输出范围50MHz～400MHz,各项性能满足设计指标要求,并使芯片噪声、速度和功耗最优。各模块电路可应用于其他相应的功能电路,对相关领域的设计具有一定的参考意义。

摘要：本文分析了目前常用的快闪存储器(Flash Memory)存储单元结构,介绍了一种适用于嵌入的单元结构,存储器阵列设计、可靠性设计技术。

摘要：双立互锁存储单元(DICE),在保持状态下是一种可靠有效的单粒子翻转(SEU)加固方法,但是,基于DICE单元的SRAM在读操作下会发生抗SEU失效.相比抗单个敏感节点翻转的效果,DICE抗多个敏感节点翻转的能力较弱.为此,在DICE结构的基础上采用读写分离机制,以解决DICE单元在读写过程中的节点翻转问题.同时,根据电阻加固原理,在DICE存储单元的节点之间增加NMOS管,即TDICE(Transistor DICE)结构,其利用晶体管隔离反馈回路中的节点间的连接,提高了SRAM的抗多节点翻转能力.Spectre仿真结果表明:基于TDICE单元的SRAM具有较强的抗单粒子翻转能力.

摘要：根据和差单脉冲雷达接收机原理,设计了一款基于和差波束比幅比相的S波段跟踪接收机。该接收机主要由和波束接收支路、方位差波束接收支路和俯仰差波束接收支路组成,每个接收支路分别完成对信号的放大、滤波、混频和自动电平调整。两路差波束信号再以和波束信号作为比较基准,通过相位和幅度的比较得出角度信息。详细分析了如何实现支路之间的相位比较和幅度比较,并利用比幅信息和比相信息实现对目标的自动跟踪。经过验证系统的各项指标符合设计要求。

摘要：关于LATCHUP理论目前相当丰富,但是关于LATCHUP的具体测试和分析文献很少介绍。本文讨论门亚微米工艺LATCHUP测试的一个例子。门的LATCHUP测试不属于常规PCM参数测试,但是在新工艺开发时,必须进行相关测试来确认设计规则。在这个例子里,作者进行LATCHUP测试和分析,最后得出相关结论。对于LATCHUP测试,不同工艺和不同测试结构在实际测试时可能会有些不同考虑,因此,希望该例子能给读者提供一些关于LATCHUP测试和分析的思路。

摘要：与其他半导体器件相比,CMOS集成电路具有功耗小、噪声容限大等优点,对于对重量、体积、能源消耗都有严格要求的卫星和宇宙飞船来说,CMOS集成电路是优先选择的器件种类。随着半导体器件的等比例缩小,辐射效应对器件的影响也在跟着变化。这些影响包括:栅氧化层厚度、栅长的减小、横向非均匀损伤、栅感应漏电流等方面。对于微电子器件的抗辐射加固,文章就微电子器件的应用场合、辐射环境的辐射因素和强度等,从微电子器件的制作材料、电路设计、器件结构、工艺等多方面进行加固考虑,针对各种应用环境提出加固方案。

摘要：对于嵌入式系统开发来说,远程调试器非常重要,而GDB RSP协议与USB通信一般在嵌入式调试系统中占有重要位置。文章在研究GDB RSP协议与USB通信的基础上,针对ZW100 DSP处理器的体系架构,给出了一种基于RSP命令交互与USB数据通信实现硬件仿真器与PC端调试软件进行调试信息交互的开发与实现方法。该设计实现了GDB通过硬件仿真器下载程序到目标板进行开发调试的功能,使得开发简洁便利,缩短了研发周期。