摘要：介绍目前用于智能照明系统的数字可寻址照明接口(DALI)协议,重点介绍了该协议的通信电路组成及软件设计方法。针对智能照明控制系统,提出一种采用单片机设计的DALI协议通信电路,给出了具体通信电路的硬件设计,以及一种高可靠的DALI协议通信的软件设计方法。通过对整体通信电路的常温、高温测试验证,结果达到了设计要求。该电路设计思想可以应用在符合DALI通信协议标准的各种主从控单元中,程序设计思想可以方便移植到其他单片机上。该方案简单实用,可以进一步推广应用,是一种实现低成本、高可靠的DALI协议通信解决方案。

摘要：层次化设计是片上集成芯片开发采用的主流方法,它是一种自底向上的流程。但层次化设计也带来了时钟树设计难以掌握的问题。针对一款复杂So C系统芯片时钟树设计,详细分析了层次化时钟树综合需要解决的关键点,并提出有效的解决方案。实验表明该方案可以迅速实现时钟树收敛,提高设计效率。

摘要：采用0.18μm及以下工艺设计高性能的VLSI芯片面临着诸多挑战,如特征尺寸缩小带来的互联线效应、信号完整性对芯片时序带来的影响、时序收敛因为多个设计变量的相互信赖而变得相当复杂,使百万门级芯片版图设计师需深入物理设计,选用有效EDA工具,结合电路特点开发有针对性的后端设计流程。文章介绍了采用Synopsys公司Astro后端工具对一款百万门级、基于0.18μm工艺SoC芯片后端设计的过程,分为后端设计前的数据准备、布局规划、电源设计、单元放置及优化、时钟树综合、布线等几个阶段进行了重点介绍。同时考虑到深亚微米工艺下的互联线效应,介绍了如何预防串扰问题以及在整个布局布线过程中如何保证芯片的时序能够满足设计要求。

摘要：ESD设计技术已成为业界提升SOI电路可靠性的一个瓶颈技术。文章介绍了一款具有抗辐照能力、基于SOI/CMOS工艺技术研制的容量为256kB只读存储器电路的ESD设计方案。结合电路特点详细分析了其ESD设计的难点,阐述了从工艺、器件和电路三个方面如何密切配合,进行SOI电路ESD设计的分析思路和解决方法。电路基于0.8μm单多晶三层铝部分耗尽SOI/CMOS工艺技术研制成功,采用文中提出的SOI电路的ESD设计思路、方法以及网络,ESD试验结果显示该电路的人体模型ESD等级已经超过了4kV的水平。

摘要：在设计陶瓷封装集成电路芯片的焊盘时,需要考虑到引线键合工艺对芯片焊盘设计的一些要求,诸如焊盘尺寸、焊盘布置、焊盘间距、焊盘引出金属条、焊盘到周围布线或元件间的距离等。文中对这些设计给出了一些参考数据。

摘要：为实现简单可靠的板卡功能扩展,设计了一种基于FPGA控制的集成式测试系统,给出了背板总线的详细设计,并讨论了背板总线的数据同步、仲裁机制等关键设计,介绍了基于CY7C68013A芯片的USB2.0总线设计、功能卡的数据传输模式。该系统背板总线具备50 MB/s的瞬时传输速率,支持最多挂接6块功能卡同时工作,目前已成功应用于某产品研制过程中的环境试验。

摘要：由于SOI(Silicon-On-Insulator)工艺采用氧化物进行全介质隔离,而氧化物是热的不良导体,因此SOI ESD器件的散热问题使得SOI电路的ESD保护与设计遇到了新的挑战。阐述了一款基于部分耗尽SOI(PD SOI)工艺的数字信号处理电路(DSP)的ESD设计理念和方法,并且通过ESD测试、TLP分析等方法对其ESD保护网络进行分析,找出ESD网络设计的薄弱环节。通过对ESD器件与保护网络的设计优化,并经流片及实验验证,较大幅度地提高了电路的ESD保护性能。

摘要：时钟器件芯片可以实现通信网定时同步、时钟产生、时钟恢复和抖动滤除、频率合成和转换、时钟分发和驱动等功能。在系统设计中,选用好的时钟驱动芯片,可以省去系统时钟树设计,既节省空间,又提高系统性能。介绍一款高性能时钟驱动器的集成电路设计方法,主要性能要求有:低传播延时、低输出偏斜、低输出抖动、抗电磁干扰能力、抗ESD能力,一一详述了达到各项要求的设计。

摘要：设计并实现了应用于2.8 G高速DAC芯片的内部测试电路,该电路输出两路线性斜坡信号作为DAC模块的输入数据,DAC模块将其合成为一路线性斜坡信号输出。通过设计实验和多种设计方案优缺点比较,该测试电路最终采用两路并行累加器架构,克服了传统累加器结构无法用于高速电路的固有缺陷。在65 nm工艺下,基于此测试电路设计了测试芯片并进行了流片验证。测试结果表明:测试芯片整体可达到2.8 G SPS的测试速度,实现了对吉赫兹DAC全扫描测试的设计目标。

摘要：设计了一种面向多传感器模块接入的低功耗无线传感器节点。该节点基于超低功耗Zigbee单片机MC13224V设计,由射频模块、配置电路和电源系统等组成。根据无线通信系统的特点设计了系统的软硬件,详细阐述了硬件设计、软件设计及性能测试方法。测试结果证明:在3V电源供电条件下,休眠时电流小于11μA,实现了低功耗设计的目的。