摘要：设计了一个锁相环频率合成器芯片,该芯片可用在无线接收系统的发射上变频和下变频中实现本振功能。该芯片通过外接滤波器和压控振荡器,构成完整的锁相环频率合成器。芯片的结构包括低相噪数字鉴频鉴相器、可编程参考分频器、双模预分频与A计数器和B计数器构成的N分频器、低温漂基准源、高精度电荷泵和4个24 bit的寄存器等。基于0.35μm SiGe工艺,芯片面积为1.4 mm×1.7 mm,归一化本底噪声-222 dBc/Hz,6.5 GHz时电流约为23 mA。基于芯片宽射频输入范围的特点,很多高频系统可省略倍频器,从而简化系统结构,降低成本。

摘要：在太赫兹频段,二极管尺寸与波长相比已不能忽略,二极管的封装会引入很大的寄生参量,因此需建立二极管三维模型提取寄生参数.同时人工装配难度增大,会增加电路不确定性.采用12μm砷化镓单片集成悬置微带线结构,基于电子科技大学与中国电子科技集团第十三研究所自主联合设计的肖特基二极管研制330 GHz砷化镓单片集成分谐波混频器.实测结果显示在5 mW本振功率的驱动下,在328 GHz可得到最小变频损耗10.4 dB,在320~340 GHz范围内,单边带变频损耗小于14.7 dB.

摘要：基于高密度多层Al2O3陶瓷技术体系,通过开展引线牢固性设计、引线截面形貌研究以及板级可靠性设计,解决了0.40 mm节距陶瓷外壳引线腐蚀加工及板级可靠性难题,成功研制出0.40 mm节距陶瓷四边引线扁平外壳(CQFP)。外壳引线拉力≥5.87 N,引线疲劳次数≥10次,满足引线牢固性要求。通过采用有限元方法对0.40 mm节距CQFP的板级可靠性试验进行了模拟仿真分析。同时制作专用的试验板,进行了板级安装,产品板级安装后满足可靠性试验要求,为后续的新产品设计提供参考。

摘要：表贴微波多功能组件体积更小、集成度更高,针对该类组件测试指标多、人工测试效率和可靠性低的关键问题,设计了具有一键测试、无人值守等多项功能的表贴微波多功能组件全自动测试设备平台。首先介绍了测试设备的需求及系统功能等;其次描述了测试设备的硬件平台设计;最后给出了自动测试设备的软件系统设计。应用结果表明,测试设备可满足该系列组件的测试需求,自动化程度高,具有良好的通用性,与传统的测试方法相比,其测试中连接效率提高为原来的29倍,数据测试环节总时间缩短了20%,人力需求总计降至人工测试的1/8。

摘要：依据RTD/HEMT串联型RTT的概念,设计了RTD/HEMT单片集成材料结构,该结构采用分子束外延技术生长.采用湿法化学腐蚀、金属剥离、台面隔离和空气桥互连技术,研制了RTD/HEMT串联型RTT,并对RTT及RTT中RTD和HEMT的直流特性进行了测试.测试结果表明:在室温下,器件具有明显的栅控负阻特性,正接型RTT的最大峰谷电流之比在2.2左右,反接型RTT的最大峰谷电流之比在4.6左右.实验为RTD/HEMT串联型RTT性能的优化和RTD/HEMT单片集成电路的研制奠定了基础.

摘要：基于0.25μm Ga As赝配高电子迁移率晶体管（PHEMT）工艺研制了一款可工作在脉冲和连续波条件下的X波段高性能大功率放大器（HPA）。根据Ga As材料的导热特性和热分布特点,设计了能够在连续波条件下工作的功率器件,并提取了器件的EEHEMT可定标模型参数。HPA原理图设计采用低损耗高效率母线拓扑结构,并基于最优效率原则优化了HPA各级阻抗匹配参数。对HPA容易出现的几种稳定性问题进行了分析,并在设计过程中采取了相应的防范措施。采用电磁场仿真技术优化设计的HPA芯片尺寸为3.5 mm×4.0 mm。在栅源电压为-0.7 V,漏源电压为8 V,工作频率为9～10 GHz的条件下,连续波输出功率达到12 W以上,功率附加效率大于45%,在9.6 GHz时功率附加效率达到50%。

摘要：针对采用边发射半导体激光器芯片进行多线集成窄脉冲半导体激光模块设计时,存在激光器芯片的排布位置受限、排列密度受限及发射板光轴方向尺寸较大等问题,研制了高密度封装垂直出射窄脉冲半导体激光模块。首先分析了寄生参数对驱动能力的影响,通过减小寄生电感和寄生电阻以获得高峰值窄脉冲驱动电流;然后进行芯组设计,通过设计侧面金属化陶瓷载体,将激光器芯片电极从陶瓷载体侧面引出,该结构将激光器芯片出光方向旋转90°,实现了激光垂直板面出射和板面自由排布,同时极大地压缩了光轴方向尺寸;最后将芯组和驱动电路进行整体设计,在密集排列的同时兼顾关键电路的均匀布局,实现了16线激光器芯片0.7 mm间隔的高密度排布和垂直板面出光。测试结果显示,模块的单路峰值输出功率约为80 W,脉冲宽度约为6 ns,功率不一致性≤5%。

摘要：针对谐振隧穿二极管（RTD）在通用电路应用中的局限性,提出并设计了自对准栅型谐振隧穿晶体管结构,进行了材料的分子束外延,采用传统湿法腐蚀、金属剥离、台面隔离和空气桥互连工艺,初步研制出具有较明显栅控能力的谐振隧穿晶体管（RTT）单管,其峰值电流密度高达80.8kA/cm^2,峰谷电流比为3.6,负阻阻值在20Ω左右。研究还发现,器件的峰值电流随栅压增大而减小,谷值电流随栅压增大而增大,而且出现零点分离。这些现象与栅的纵向位置控制不当有关,可以通过减小栅间发射极宽度,缩短栅与势垒层距离,和减小发射层掺杂浓度得到改善。

摘要：采用0.15μm GaAs PHEMT工艺,设计了一款7～13.5 GHz宽带低噪声放大器单片集成电路。该单片集成电路可用于点对点、点对多点通信以及测试仪器和测试系统中。电路采用两级级联的放大结构,每级采用自偏压技术实现单电源供电。电路中增加并联负反馈结构,以提高增益平坦度。电路输出后端增加阻性电路,提高部分频段的稳定性,在全频段上满足无条件稳定的条件。在频率为7～13.5 GHz范围内,外加工作电压3 V,对低噪声放大器芯片进行了在片测试,测试结果表明,在带内放大器的噪声系数小于1.6 dB,小信号增益大于17 dB,输入回波损耗低于-12 dB,输出回波损耗低于-15 dB;低噪声放大器芯片面积为2.15 mm×1.15 mm。

摘要：作为敏感外界加速度的器件,微电子机械系统(MEMS)加速度计容易受到外界应力的影响。而跷跷板式加速度计采用直梁的结构形式,其温度性能、抗冲击和过载能力都较差,在梁及其连接处会因应力集中,造成加速度计结构发生形变甚至损伤。因此为了提高跷跷板式加速度计的可靠性和温度性能,对锚点和梁进行了优化设计。首先,介绍了跷跷板式MEMS加速度计的工作原理,建立了其动力学方程,利用有限元仿真分别建立了锚点与梁的模型,分析加速度计的梁以及梁的连接处这两个应力集中部位的应力。其次,设计了带应力释放结构的锚点和带应力缓冲结构的梁。仿真结果表明,加速度计的锚点设置应力释放结构后,锚点与梁的连接处由过载产生的最大应力减小了约51%,梁上以及梁和结构连接处的热应力分别减小了约37%和38%。经过优化设计后,梁对敏感方向的抗过载能力提升最明显,梁与结构连接处的最大应力由约1 915 MPa减小到了约1 547 MPa,减小了约19%。实验结果表明,经过锚点与梁的优化设计后,加速度计的梁以及梁的连接处所受应力大大减小,提高了加速度计的性能和可靠性。