摘要：针对绝缘体上硅(SOI)NMOS侧壁晶体管的电流特性研究,利用Verilog-A语言建立了一个含有漏致势垒降低(DIBL)效应的侧壁晶体管电流模型。进一步基于SOI NMOS总剂量辐射效应机理将总剂量辐射效应引入该模型。新建立的侧壁晶体管电流模型既保留了侧壁晶体管本身的电流特性,又可以反映总剂量辐射导致的电流变化。将新的侧壁晶体管总剂量模型嵌入商用SOI模型仿真验证的结果表明,该SOI侧壁晶体管总剂量模型在不同漏端偏置电压下的仿真与测试结果高度吻合,可以给电路设计者提供可靠的仿真结果,缩短抗辐射电路开发周期。

摘要：刻蚀衍射光栅(EDG)作为实现波分复用功能的关键器件,对于片上光互连的实现至关重要。为了实现1310nm波段通道间隔为20nm的硅基EDG,采用了基尔霍夫标量衍射理论仿真方法进行理论设计和仿真验证,通过在闪耀光栅反射面引入布喇格反射光栅来提高反射效率、降低器件插入损耗,并在入射波导处引入多模干涉耦合器以实现通道频谱平坦化设计。结果表明,闪耀光栅反射面的反射效率由35%提高到了85%,1d B带宽达到12nm。这对于提高系统稳定性、增大传输距离和容量、降低系统成本具有显著作用,能够满足光互连系统的实际应用需求。

摘要：为实现超导纳米线单光子探测器(SNSPD)快速、稳定的封装,提出将光纤和器件光敏面快速耦合的自对准封装方式。首先通过半导体微纳米加工工艺制备了基于介质反射镜结构的SNSPD器件,再利用双面套刻和深硅刻蚀技术制备出特定的SNSPD器件形状。然后设计了以光纤套管、PCB板、陶瓷插芯等为主体的封装结构并实现了SNSPD芯片与光纤陶瓷插芯的快速对准及封装,最后在2.2 K的低温下表征了自对准SNSPD的性能。本批次器件最优的结果是在1550nm达到93.7%的探测效率。通过重复性实验验证了自对准SNSPD的稳定性。实验结果表明,在反复升降温的情况下,器件效率值波动标准差在±0.60%以内。在反复插拔光纤的情况下,波动标准差为±1.80%,最大为3.24%。说明了制备的自对准SNSPD具有良好的稳定性,该封装方式有望为未来SNSPD封装模式提供参考,并为其集成化和商业化提供前期探索可能。

摘要：设计了一种用于相变存储器(PCRAM)的全对称差分灵敏放大器电路,该电路采用预充电技术、限幅电路和防抖动电阻,具有抗干扰能力强、灵活性好、系统性失配小等优点。基于0.13μm CMOS工艺,设计了一个8Mb的PCRAM测试芯片,并进行了流片。测试结果表明,设计的电路在读周期为2μs时能达到很好的读出效果。

摘要：根据带隙基准的基本原理,结合含三条支路负反馈的电流源,设计了一种高阶补偿的带隙基准源电路。实现了对温度的2阶补偿和3阶补偿,获得了一种高电源抑制比、低温漂、不受电源变化影响的电压基准源。设计采用0.35μm CMOS工艺,仿真结果表明,在-40℃～125℃温度范围内,输出电压的温度系数为7.70×10-7/℃,在1kHz时,电源抑制比为-82.3dB。

摘要：基于相变存储器的特性,设计了一种具有低功耗、低噪声的时钟发生器。该时钟由压控振荡器产生,并通过时钟控制电路转换为相变存储器存储操作所需的reset、set信号。由于纳米尺寸下的相变存储器件受噪声影响严重,该电路降低了外围驱动对相变存储单元的低频噪声干扰,能够改进相变存储器性能。电路采用40 nm CMOS工艺设计,电源电压为1.8 V,功耗为1.26 mW,RMS抖动为0.83 ps,p-p抖动为5.14 ps,芯片面积为80μm×90μm。

摘要：相变存储器发生相变时各个单元存在差异性,为了改善其写入数据时的可靠性及芯片的成品率,设计了一种可分别用电流和电压脉冲编程的写驱动电路。针对相变存储器SET过程的特性,写驱动电路可有选择地产生电流阶梯波或电压阶梯波。设计采用SMIC 130nm CMOS标准工艺库。对相变存储单元进行了测试,结果表明,用电流梯度波写驱动电路替代传统单一脉高电流脉冲波写驱动电路,相变存储器的低阻分布更加集中,可提高实验芯片的成品率。

摘要：设计了一款低噪声、低功耗的电荷泵,适用于相变存储器驱动电路中的锁相环时钟。与其它结构的电荷泵相比较,此款电路对时钟馈通与电荷注入等干扰免疫力强。根据相变存储器对驱动电路低噪声的性能要求,本电路具有低的热噪声和1/f噪声。仿真结果表明输出电压在0℃～80℃温度范围内最大仅有11mV的偏差,其与PFD所产生的相位噪声在1MHz频率下为-102dB。电路采用40nm CMOS工艺设计,电源电压2.5V,功耗0.125mW,芯片面积60 m×55 m。

摘要：文章系统地介绍了相变型半导体存储器的原理、相变材料、特点、器件结构设计、研究现状及面临的几个关键器件工艺问题.C-RAM由于具有非易失性、循环寿命长、元件尺寸小、功耗低、可多级存储、高速读取、抗辐照、耐高低温、抗振动、抗电子干扰和制造工艺简单等优点,被认为最有可能取代目前的FLASH、DRAM和SRAM而成为未来半导体存储器主流产品.

摘要：基于研制成功的国内第一款8M-bits相变存储器(8Mb PCM)试验芯片,设计了一套音频存储播放系统。该系统主要由8Mb PCM芯片,现场可编程门阵列(FPGA),音频输入输出电路以及音频转换电路模块(AD73311芯片)等部分构成。系统以FPGA为核心处理单元,录音时将音频输入信号进行模/数(A/D)转换并存储到8Mb PCM中,播放时将8Mb PCM中存储的信息读出并通过数/模(D/A)转换成音频信号输出。板上验证结果表明:该系统的音频存储播放效果良好,可对8Mb PCM进行多次正确的读写操作。由此证实了8Mb PCM性能的完整性以及可靠性,为相变存储器后续的商业化应用打下坚实的基础。