摘要：分析了传统LDO提高系统稳定性及瞬态响应的局限性,提出了一种片内集成补偿技术。该技术无需外挂电容和等效串联电阻(ESR),即可使系统在全负载范围内保持稳定,并具有良好的纹波抑制能力。仿真结果表明,系统空载时静态电流为46μA,且能提供200mA的最大负载电流,低频电源抑制比达到-65.6dB,启动时间只有16μs,在输出电容为10pF、负载电流以200mA/2μs突变时,最大下冲电压为120mV,上冲电压为160mV。

摘要：文章系统地介绍了相变型半导体存储器的原理、相变材料、特点、器件结构设计、研究现状及面临的几个关键器件工艺问题.C-RAM由于具有非易失性、循环寿命长、元件尺寸小、功耗低、可多级存储、高速读取、抗辐照、耐高低温、抗振动、抗电子干扰和制造工艺简单等优点,被认为最有可能取代目前的FLASH、DRAM和SRAM而成为未来半导体存储器主流产品.

摘要：针对相变存储器小片内电容和低功耗的应用要求,在分析传统升压式电容电荷泵局限性的基础上,提出了一种应用于相变存储单元的嵌入式片内电容电荷泵。该电容电荷泵无需电感器件,存储单元不会受到高电磁干扰,采用了特殊的互补型电荷泵升压方法,具有电源效率高、瞬态响应速度快、面积小、电容可片内集成等优点。在SMIC 40nm标准CMOS工艺条件下,对设计的嵌入式片内电容电荷泵进行仿真。结果表明,负载电流变化为250mA/μs时,输出瞬态响应时间为374.2ns,电源转换效率可达81.65%,静态电流为7.22μA,输出能力为4V/2.5mA。

摘要：平面变压器相对于传统变压器具有漏感低、转换效率高、散热性能好等优点。此处以印制电路板(PCB)上铜箔绕制线圈形成集成的EI平面变压器,并进行了反激式直流电源转换电路设计。首先运用PEMAG和Maxwell对变压器进行3D建模仿真,控制气隙使其电感量达到398.5μH,满足变压器设计需求;通过PSPICE对电路参数进行仿真验证,优化电路参数;设计具有多路输出的反激式转换器PCB并进行打样和贴片。电路测试结果表明该反激式电源具有100-400V的宽输入电压,输出电压12V/6V/3.3V,最大负载电流0.5A,开关频率85kHz,效率可达82%;随着负载和占空比的变化,控制输出电压稳定,各路输出电压调整率和负载调整率均达到预期要求。

摘要：在有效质量包络函数理论下,利用变分法计算了未加电场以及加入电场后GaN/Al_xGa_(1-x)双量子阱中施主杂质各种情况下的束缚能,讨论了双量子阱中间势垒高度、施主杂质位置对杂质束缚能的影响。给出了加入电场后施主位置不同时的束缚能和波函数,以及量子阱宽度不同时的束缚能,并且计算了未加电场和加入电场后中间势垒高度变化以及宽度不同时的束缚能。当双量子阱中间垒宽一定时,束缚能随着阱宽的变化会出现一个峰值。在阱宽一定时,随着中间垒宽度的增加,束缚能逐渐减小,并在垒宽增加到一定宽度时双量子阱情况与单量子阱情况相似,束缚能不再明显变化。计算结果对设计和研究GaN/Al_xGa_(1-x)N量子阱发光和探测器件有一定的参考价值。

摘要：在有效质量近似下,利用变分法对Ga_xIn_(1-x)As_yP_(1-y)/InP阶梯量子阱中氢施主杂质束缚能进行了理论计算,并研究了外加电场和阶梯阱的高度对阶梯量子阱中氢施主杂质电子态特性的影响。计算结果显示当施主杂质位于阶梯量子阱的中心时,束缚能达到最大值;外加电场使得电子波函数从阱中心偏移,引起束缚能的非对称分布;Ga与As组分的变化使得阶梯阱的势能高度发生变化,从而明显地影响阱中氢杂质束缚能。计算结果对一些基于半导体阶梯型量子阱的光电子器件的设计制作有一定的指导意义。

摘要：为了研究ICP刻蚀对InAsP/InP应变多量子阱的损伤情况,用气态源分子束外延技术生长了经特殊设计的InAsP/InP应变多量子阱结构.采用感应耦合等离子体对其进行刻蚀.通过测量刻蚀前、后量子阱结构的光致发光谱,确定了刻蚀75nm后样品损伤深度约为40nm,应用Rahman模型计算得到的理论损伤深度为43.5nm,两者符合得比较好.通过分析损伤产生的机理,认为产生损伤的主要原因是离子隧穿.

摘要：台面制作工艺对1.3μm应变补偿多量子阱SLD的器件性能有重要的影响。根据外延结构,分析比较了两种台面制作的方法,即选择性湿法腐蚀法和ICP刻蚀+湿法腐蚀法。InGaAs层ICP刻蚀避免了湿法腐蚀中的侧向钻蚀现象,Cl2含量为30%时速率可达到420nm/min;湿法腐蚀可有效减小ICP刻蚀引入的晶格损伤。SEM图像表明,ICP刻蚀+湿法腐蚀的台面制作方法,得到的腐蚀台面陡直,波导宽度与设计值更接近,优于选择性湿法腐蚀方法,更适合SLD台面制作。

摘要：针对600 V以上SOI高压器件的研制需要,分析了SOI高压器件在纵向和横向上的耐压原理。通过比较提出薄膜SOI上实现高击穿电压方案,并通过仿真预言其可行性。在埋氧层为3μm,顶层硅为1.5μm的注氧键合(Simbond)SOI衬底上开发了与CMOS工艺兼容的制备流程。为实现均一的横向电场,设计了具有线性渐变掺杂60μm漂移区的LDMOS结构。为提高纵向耐压,利用场氧技术对硅膜进行了进一步减薄。流片实验的测试结果表明,器件关态击穿电压可达600 V以上(实测832 V),开态特性正常,阈值电压提取为1.9 V,计算开态电阻为50Ω.mm2。

摘要：设计了0.13um标准CMOS工艺下相变存储器(PCM)中选通二极管的二维工艺模型,利用数值模拟方法进行仿真,对模型中关键参数的优化,得到了一个性能优化的P+/N-/N+结构的选通二极管,此选通二极管可在1.47V电压下达到1 mA的RESET电流,并且反向击穿电压可以达到11V。文章最后还讨论了工艺尺寸从0.13um到22nm等比例缩小下选通二极管的性能,仿真结果表明这些选通二极管均能在较低电压下提供满足RESET操作的电流。