摘要：针对凝视短波红外焦平面阵列探测器弱信号耦合读出的难题,设计了一种高注入效率、低噪声、精简结构的运放积分型(CTIA)输入级。该CTIA单元输入级采用电流源负载的共源共栅结构,不仅具有传统CTIA结构的优点,还能克服常规的CTIA结构复杂、功耗过高的缺点。在低温模型的仿真环境下,进行了前仿真和提取版图寄生参数的后仿真。基于CSMC-6S05DPTM 0.5μm工艺流片,CTIA读出电路芯片的测试结果与仿真结果基本一致,输出信号电压范围达到2.5 V,单元功耗小于1.0μW。

摘要：针对GaN基紫外焦平面,采用单端放大器的CTIA结构作为输入级,设计了一种小面积低功耗的读出电路,分析了电路的电荷增益、注入效率、功耗与噪声等性能指标。通过使用边积分边读出模式工作,电路功耗显著下降,当面阵大小为M×N时,仅与列数N有关。仿真结果表明,电路工作正常,电荷增益为1.6μV/e,注入效率可达96.8%,输出线性度大于99%,对噪声具有很好的抑制作用。

摘要：介绍了Rymaszewski四探针法测薄膜方块电阻原理,设计并搭建了可测室温到550℃的四探针测试仪。该系统可在保护气体下变温测量薄层电阻,弥补了四探针法在较高温度测量薄膜电阻率的不足。制备并测试了多晶硅及铂薄膜的电阻温度特性,用多项式拟合了在该温度范围内电阻温度系数,并分析了方法可靠性。

摘要：介绍了一种为了获得高速高性能的GaN基紫外数字像素光电传感器的设计和实现。该传感器每个像素单元面积为50μm×50μm,包含一个UV光电探测器,一个1位比较器和一个3 T的存储单元,能同时完成对所有像素的A/D转换。像素内比较器电路中引入了一个自动复位电路用以实现数字相关双采样功能,并可以增加峰值信噪比以及动态范围。电路采用CSMC DPTM 0.5μm CMOS工艺流片实现,初步的功能实验结果验证这一数字传感器能正常工作。

摘要：本文旨在研制盖革模式电路并在两种紫外光照射下测试电路性能,为紫外通信提供数据参考。研制了适用于硅雪崩光电二极管(APD)的主动、被动两种盖革模式电路,设计并实现了输出可调至300.0 V的高稳定直流高压偏置电源,实测纹波电压小于20.4 m V,纹波系数小于6.8×10-5。分别在可见盲和日盲两种紫外光照下,测试了被动盖革模式APD的死时间、暗计数和光子计数,给出了被动盖革模式工作的较佳高压偏置范围;紫外光照下,被动盖革模式APD的电路输出脉冲的死时间为1.0?s。基于被动盖革模式电路测试的参数,研制了主动盖革模式电路,实验结果表明:主动盖革模式电路输出脉冲的死时间为102.0 ns,光子计数的上限由被动盖革模式的1.0 MHz提高到主动盖革模式的9.8MHz。因此主动盖革模式电路在数据传输时有更高的传输带宽,预计可满足一些图像传输或者视频通信的基本要求。

摘要：针对标准CMOS工艺的单光子雪崩探测器(Single Photon Avalanche Detector,SPAD),设计了一种可用于自由运转模式的高速淬灭电路。为了实现淬灭电路的功能设计与精准仿真,根据实测的SPAD电流-电压曲线拟合得到了电流与电压间的多段式函数解析式,进一步建立了SPAD器件的Verilog-A行为级模型并与淬灭电路进行集成仿真与验证。淬灭电路采用基于电容感应的主被动淬灭结构,利用可变MOS电容的延迟电路实现了关断时间(Hold-off Time)的灵活调节。仿真结果表明,所设计淬灭电路的淬灭时间和恢复时间分别为1.0和1.2ns,关断时间调节范围为1.02~3.55μs,可以满足自由运转CMOS SPAD的应用需求。

摘要：PIN光电二极管相对于pn结型光电二极管具有结电容小、量子效率高等优点,但采用标准低压CMOS(LV-CMOS)工艺研制的CMOS传感器只能实现基于n阱/p衬底的pn结光敏元与片上电路的集成,高压CMOS(HV-CMOS)工艺的发展为CMOS电路与PIN光敏元列阵的单片集成提供了可能。基于HV-CMOS工艺设计了一种集成PIN光敏元列阵的CMOS传感器,并对器件的光电响应进行了测试评估。结果表明,集成PIN光敏元的CMOS传感器具有更高的像素增益和量子效率,而暗电流、输出摆幅、线性度等特性保持良好。在500~900nm宽波段范围内,器件的量子效率均达到80%以上,在950nm附近的量子效率达到25%,优于采用其他工艺制作的CMOS传感器。

摘要：片上集成数字化是红外焦平面的主要发展方向之一,其关键技术是在读出电路内部集成模数转换(ADC)模块。针对线列InGaAs焦平面的数字化需求,采用了一种基于非二进制的冗余位SARADC设计方案。整个读出电路包括读出电路单元和模数转换单元。读出电路单元采用的是电容跨阻放大器(CTIA)结构,其结构线性度好,注入效率高;模数转换单元采用的是SAR ADC,其结构简单,功耗低。文章采用非二进制校准的方法对CDAC模块进行设计,通过在电容阵列中插入冗余位来提高ADC的转换速度和精度,并使用下极板采样技术来提高采样精度。在0.18μm CMOS工艺模型下,完成了14 bit的SAR ADC的设计。仿真结果表明:在采样率为1 MS/s条件下,SAR ADC的信噪比(SNR)为74 dB,有效位数为13.4 bits。

摘要：针对短波红外焦平面的大动态范围需求,设计了一种像素级脉冲频率调制(PFM)模数转换器(ADC)。传统PFM ADC采用DI输入级,进行弱信号探测时,注入效率会下降,造成动态范围的损失。设计的PFM ADC采用CTIA输入级,弱信号探测时仍能维持高注入效率;同时采用两档增益和增益自选择技术,使得每个像素都能够根据输入的光电流自动选择增益,在提升动态范围的同时,不增加额外的功耗。在0.18μm CMOS工艺模型下,仿真结果表明该电路的动态范围达到100.1 dB,单元ADC功耗小于10.54μW,并且基于所设计的改进型PFM ADC设计了规模为32×32、中心距为50μm的像素级数字化读出电路。

摘要：设计了一种根据光照强度自动调节增益的CMOS探测器,它能够在一帧时间内实现光照强度与积分增益自动适应,从而实现无论在弱光还是强光条件下CMOS探测器都能有适应的灵敏度和动态范围。相较于传统CTIA电路,自适应信号读出技术新增了比较器电路来控制CTIA积分电容大小,通过短曝光输出电压与参考阈值进行比较,输出信号结果用来调整长曝光积分增益,最终得到每个像素的输出电压和增益挡位。基于0.5μm 5 V-CMOS工艺进行了128×1线阵CMOS探测器设计仿真与流片,仿真结果表明,光电流在2 pA~100 nA六个数量级内分别自适应四个积分增益,都能有良好的信号读出。