摘要：SOI CMOS工艺具有高的截止频率和良好的温度稳定性,能够满足微波毫米波雷达收发芯片在多种应用场景下的使用要求.采用90 nm SOI CMOS工艺,设计一种A类无输出阻抗匹配网络Stacked-FET功率放大器,改善了功率放大器的饱和输出功率和可靠性.基于此功率放大器设计并实现了一款24 GHz信号发生器电路.通过电磁场仿真分析研究了Dummy金属对片上螺旋电感性能的影响.经流片加工测试,结果表明,该信号发生器电路能够输出22.2~24.7 GHz的信号,平均输出功率为8.83 dBm,峰值输出功率为10.5 dBm.在偏1 MHz和10 MHz处压控振荡器的相位噪声分别为-91 dBc/Hz和-123 dBc/Hz.芯片面积为1.4 mm×1.4 mm.

摘要：优化设计了1200V 4H-SiC沟槽结势垒二极管(TJBS)主结处的沟槽结构,将主结范围内间隔刻槽的槽下、槽间进行P型注入形成结势垒,纵向增加了结势垒面积,从而在反向时可以有效利用主结承担更多电压,并有利于反向时耗尽区向终端区的扩展。通过Silvaco二维仿真软件对主结处的沟槽结构进行优化设计,其优化结构仿真击穿电压高达1843V。并实际制作了此优化结构TJBS,结果表明其反向击穿特性优于传统沟槽结构。

摘要：基于两级功率放大器架构,设计了一款平均输出功率为37 dBm(5 W)的高增益Doherty功率放大器。该器件通过增加前级驱动功率放大器提高Doherty功率放大器的增益,采用反向Doherty功率放大器架构,将λ/4波长传输线放置在辅助功放后端,相位补偿线放置在主功放前端,并使主功放输出匹配网络采用双阻抗匹配技术实现阻抗变换,如此可扩宽功率放大器的工作带宽。连续波测试结果显示:3.4~3.6 GHz工作频段内,饱和输出功率在44.5 dBm以上,功率饱和工作点PAE在43.9%以上;在平均输出功率(37 dBm,5 W)工作点,回退量大于7.5 dB,功率附加效率PAE为36.8%以上,功率增益在31 dB以上。

摘要：基于SiC结势垒肖特基（JBS）二极管工作原理及其电流/电场均衡分布理论,采用高温大电流单芯片设计技术及大尺寸芯片加工技术,研制了1 200 V/100 A高温大电流4H-SiC JBS二极管。该器件采用优化的材料结构、有源区结构和终端结构,有效提高了器件的载流子输运能力。测试结果表明,当正向导通压降为1.60 V时,其正向电流密度达247 A/cm^2（以芯片面积计算）。在测试温度25和200℃时,当正向电流为100 A时,正向导通压降分别为1.64和2.50 V;当反向电压为1 200 V时,反向漏电流分别小于50和200μA。动态特性测试结果表明,器件的反向恢复特性良好。器件均通过100次温度循环、168 h的高温高湿高反偏（H3TRB）和高温反偏可靠性试验,显示出优良的鲁棒性。器件的成品率达70%以上。