摘要：通用图形处理器作为卷积神经网络的核心加速平台,其处理二维、三维卷积的性能,决定着神经网络在实时目标识别检测领域的有效应用。然而,受其固有cache系统功能的限制,当前通用图形处理器架构无法实现二维、三维卷积的高效加速。针对此问题,首先提出一种L1Dcache动态旁路设计方案。该方案定义了一组能够动态反映指令访问cache特征的数据结构,并基于此数据结构定义访存特征记录表,以记录不同访存指令在请求cache时的执行状态。其次,采用优先线程块的warp调度策略来加速访存状态的采样。最后根据访存状态得出不同PC值下访存请求对L1Dcache的旁路的判定,并动态完成部分低局域性数据请求对L1Dcache的旁路。由此将L1Dcache空间保留给高局域性的数据并降低二维、三维卷积执行时的访存阻塞周期,进而提升了二维、三维卷积在通用图形处理器上执行时的访存效率。实验结果表明,相比原架构,在面向二维、三维卷积时分别带来了约2.16%与19.79%的性能提升,体现了设计方案的有效性与实用性。

摘要：为了降低通用图形处理器(GPGPU)中栅栏同步开销对程序性能产生的不良影响,提出了一种GPGPU微架构优化设计。该设计在线程束调度模块中,根据栅栏同步开销决定各线程束的调度顺序,确保高栅栏同步开销的线程束能够优先调度执行。在一级数据缓存模块中,结合数据缓存缺失率与栅栏同步状态来共同决定各访存请求是否需要执行旁路操作,由此在不损害数据局域性开发的前提下,降低数据缓存阻塞周期对栅栏同步产生的影响。两种子模块优化设计均能够降低栅栏同步开销。实验结果表明,相比基准GPGPU架构与当前现有的栅栏同步优化策略,本设计在栅栏同步密集类程序中分别带来了4.15%、4.13%与2.62%的每周期指令数提升,证明了优化设计的有效性与实用性。

摘要：为实现图形处理器的自主可控,设计了面向OpenGL2.0图形处理器图像处理单元的体系结构.首先,确定了图像处理单元的单元结构及工作流程;其次,针对每条所处理的函数设计了数据通路;随后,依据各函数的数据通路和OpenGL规范,整理了各模块的处理函数对照表;最后,实现了其体系结构,并在虚拟仿真和FPGA平台进行了纹理加载/获取、卷积、颜色表、柱状图等功能验证,对纹理加载进行了峰值性能验证,面向FPGA和ASIC进行了代价评估.结果表明,该结构能够实现图像处理单元所规定的系列功能,性能满足设计要求,峰值情况每秒可处理30帧2K×2K图像,实现代价可接受.目前,该图像处理单元已集成到完全自主研发的图形处理器之中.

摘要：为了提高接收器在多通道和多协议应用中的性能,提出了一种基于高线性度相位插值器的低抖动串行链路接收器。采用环形压控振荡器锁相环提供参考时钟,通过数字滤波器控制相位插值器调整采样时钟相位从而完成低抖动的数据恢复。整个接收器在65 nm CMOS工艺平台实现流片验证,单通道接收器的面积为320μm×685μm。测试结果表明,接收器工作在3.125 Gbit/s时,引入的总抖动仅为11.3 ps;电路采用1.2 V供电,功耗仅为21 m W;在PCIE,FC和SRIO三种协议规定的1.062 5-3.125 Gbit/s数据率下,收发器的误码率均小于10-12。

摘要：设计了一种基于BCD工艺的宽压-宽温电流基准电路。利用片上多晶硅电阻的温度系数受工艺影响较小的特点,选定其为基准电流定义单元。分析片上电阻温度特性,并设计与其温度系数相等的参考电压,加载到电阻上,从而实现了温度系数很低的基准电流。分析了高温下三极管寄生元件漏电现象,通过添加补偿管,提高了基准电流在高温下的稳定性。电流基准基于0.35μm BCD工艺设计。仿真结果表明,在6.5~36 V电源电压、-55℃~125℃内,输出电流为250μA,温度系数为9.3×10^(-6)/℃,受电源变化导致的电流变化量小于62 nA。

摘要：为解决传统Catmull-Rom缩放结构因行列计算量比例不协调导致行/列插值部件长期停顿而造成的性能低下问题,提出了两种自适应结构.在传统结构的基础上增加三个插值部件,并结合两种自适应策略,分配新增插值部件用于行或列插值,并对处于工作状态的插值部件的数量进行调整,得到两种自适应结构.实验表明:与传统结构相比,结构一各类资源占用为原来的1~2.5倍,而性能提高最大为原来的3.99倍,但仅在缩小时存在性能提升,适用于仅存在缩小的场合(如纹理的MIPMAP);结构二各类资源占用为原来的1.7~2.5倍,而性能提高最大为原来的3.98倍,在缩小与放大时均存在性能提升,适用于放大缩小同时存在的场合(如图像的缩放).

摘要：为了提高图形处理器的图形绘制能力,本文设计了一种能够流水处理的图元建立电路,实现了OpenGL定义的9种图元到点、线和三角形简单图形的转换,可有效降低图形流水线后续单元任务的复杂度.提高图形绘制性能.通过虚拟仿真和FPGA原型验证确认,实现了基本图元的建立功能,频率能够达到400MHz以上,三角形建立峰值可达380M/s.

摘要：超长图形流水线中图形命令执行的并行度直接制约图形处理的绘图及计算性能,图形命令解析程序完成图形接口到硬件可识别任务的映射,通过图形绘制接口的特征分类与特征提取,提出一种满足图形指令功能解析、符合图形流水线任务映射的编程结构和程序设计方法,加速了图形命令处理,并通过分析任务的处理流程与特征,设计了运行管理、中断管理与低功耗管理,提高了程序设计及功能执行的健壮性与时效性。

摘要：H.264是一种高性能的视频编解码技术,在编解码效率和性能大幅提高的同时,增强了错误恢复及网络自适应等功能,具有广泛的应用前景,体系结构的合理设计与验证对H.264/AVC芯片至关重要。文中基于对H.264/AVC解码芯片体系结构的研究,构建FPGA验证平台,并对编程结构、软件框架及验证的实施进行了深入探索。首先确定了芯片的体系结构,为H.264/AVC解码芯片的设计验证提供了有力支撑,并通过搭建FPGA的测试,在FPGA对所设计的芯片功能和性能进行验证。验证结果表明,基于该体系结构的芯片功能正确,可满足实时解码需求,体系结构的设计与验证为整个芯片的设计提供了重要保障。

摘要：数字图像处理技术的高速发展需要更加强大的高性能图形处理器提供支持.为了满足图形处理器在RGB颜色空间进行视频图像处理时,可以单独改变某个颜色属性(色度、饱和度或亮度)来调整视频图像显示效果而不影响其它属性的需求,本文研究一种流水处理的HSV调整电路的设计与实现.采用RGB到HSV颜色空间转换、HSV调整和HSV到RGB颜色空间转换关键模块设计电路,重点实现了核心模块HSV调整.最终,通过模块级仿真验证、系统级虚拟仿真验证和FPGA原型验证完成了HSV调整电路的验证实现,验证结果表明本设计功能和性能满足需求,实现了流水处理的HSV调整功能,从而达到理想的视频图像处理效果.