摘要：随着云计算、大数据等先进计算产业的发展,基于硬件的管理模式实现智能化管理具有重要意义。基于RISC-V核心设计实现一种硬件管理控制芯片,利用网络通信工具,实现对应用系统的有效管理。基于UVM验证方法学构建验证平台进行仿真验证,基于FPGA构建芯片原型验证平台与上位机进行协同验证与稳定性测试。物理设计采用40 nm工艺,设计频率为250 MHz。

摘要：目前嵌入式技术的快速发展以及日益增多的芯片应用和设计,使用前的功能检测变得尤为重要,设计了一种嵌入式接口功能检测系统,将FPGA作为主控系统,上位机应用程序通过串口接收主控发送的测试命令,通过界面设置被测芯片序号ID,然后选择对嵌入式系统各部分模块进行功能检测,判断功能模块是否达到使用要求,测试完毕后可显示测试结果,用户存储测试信息。将FPGA和电路功能检测结合起来,既提高了检测的速度,又降低了测试难度和操作复杂度。测试结果表明,系统工作性能稳定,可视化显示可快速定位故障模块,满足设计要求。

摘要：申威作为国内信创产业重要的生力军,其完全自主指令集核心处理器的优势备受瞩目。但是,基于申威架构的应用全流程开发尚未得到足够关注。因此,提出基于申威-威焱831和统信操作系统设计了即时通讯系统的全流程开发应用。文中详细阐述了系统框架设计、Qt源码编译、Qt Creator安装,并提出了一种自动化获取Qt运行时库脚本的方法,彻底解决应用程序发布难题。最后,利用DEBIAN包管理软件对应用程序打包,实验结果证明,应用程序发布到其他客户机同样能正常工作。

摘要：针对传统方案中过于依赖可信密钥管理中心的问题,结合集群安全通信系统的设计开发工作,结合组合公钥密码体制,提出了一种基于申威平台的动态密钥安全托管认证方案。该方案中用户密钥以及托管密钥均与密钥管理中心共同计算产生,可以有效实现密钥以及密钥份额与用户身份的一一对应,实现了密钥份额的安全验证,具有较高的安全性与灵活性,并在集群通信系统中进行了应用。

摘要：阐述物理不可克隆函数(Physical Unclonable Function,PUF)技术的新结构、响应纠错、安全性及其应用,这是可重构物理不可克隆技术电路结构的研究,属于PUF新结构研究的一个分支。针对已提出的环形振荡器物理不可克隆函数(Ring Oscillator Physical Unclonable Functions,RO PUF)鲁棒性不足的缺点,提出基于异或门的可重构环形振荡器(XOR Ring Oscillator,XOR RO)的物理不可克隆函数电路。为了验证新型PUF结构的有效性。借助Vivado工具制造硬宏,在多块同型号Xilinx XCVU440上分析基于异或门的可重构环形振荡器的物理不可克隆函数电路。相比传统ROPUF,基于异或门的可重构环形振荡器的物理不可克隆函数电路,展现更高的片间汉明距离和更低的片内汉明距离。

摘要：在SIP(System In a Package)系统中集成具有LVDS(Low-Voltage Differential Signal)接口的多通道高速模数转换器(Analog-to-Digital Converter,ADC)时,面临不同LVDS输出通道延时不同所导致的数据采集错误的问题,为此设计了一个多通道自适应LVDS接收器。通过采用数据时钟恢复技术产生一个多相位的采样时钟,并结合ADC的测试模式来确认每一个通道的采样相位,能够自动对每一个通道的延时分别进行调整,以达到对齐各通道采样相位点,保证数据正确采集的目的。最后,基于先进CMOS工艺进行了接收器的设计、仿真、后端设计实现和流片测试,仿真和流片后的板级测试结果均表明该接收器能够对通道延迟进行自动调节以对齐采样相位,且最大的采样相位调节范围为±3 bit,信噪比大于65 dB,满足了设计要求和应用需求。

摘要：阐述国产处理器的Chiplet原型系统验证板的整体设计、硬件设计,包括高速接口设计、低速接口设计、电源设计、时钟设计、互连接口设计,系统软件设计。经验证该原型系统可满足基于PCIe2.0协议下的传输速率,实现高性能、高可靠性的异构通信。

摘要：从边界扫描链(Boundary Scan Chain,BSC)和边界扫描寄存器(Boundary Scan Register,BSR)的电路模型展开讨论,分析其电路结构和工作原理,包括几个重要的控制信号,对其结构的优化提供了理论支撑。在此基础上论述了DesignWare BSR电路的几种设计方法,阐述电路如何进行基于边界扫描的仿真,分别分析输出功能和输入功能仿真下测试数据在电路中的流向,并将两种仿真功能下的数据流向合二为一,以实现电路结构的优化设计。同时针对门数量、面积、延迟和静态功耗这些参数指标对BSR电路进行性能分析,并根据优化后的电路构建最优的BSC模型。

摘要：阐述威焱831处理器是申威系列针对桌面PC端、车载、工业控制等领域推出的一款8核芯片。探讨以申威威焱831为核心,设计了一块用于工业、桌面级、车载等领域的多功能板卡。该设计采用了上叠方式,将主芯片、CPLD放置在核心板上。其余的时钟、LPC、UART等信号通过连接器与底板相连。此设计方案较为灵活,仅将几个必要的芯片放置于核心板上,底板可根据用户需求定制相应的接口外设。

摘要：阐述一种国产化WY-831处理器和FPGA芯片异构通信方案的设计,此方案有效解决国产操作系统的异构计算场景下,国产处理器与FPGA进行高速通信和数据交互问题。探讨硬件框架设计和内核驱动软件设计,对方案进行测试验证,针对不同的数据量进行吞吐量测试。