摘要：扫描线算法是集成电路版图运算的主流算法，排序在其中占有相当大的工作量．针对集成电路版图的特点，提出一种线性的排序算法，其时间复杂度为Ｏ（Ｎ），比通常的快速排序算法时间复杂度（Ｏ（ＮｌｏｇＮ）低，适用于基于扫描线算法的集成电路版图运算．对于层次式设计的版图。

摘要：提出一种新的基于扫描线算法的ＩＣ版图几何设计规则检查方法．根据各类设计规则检查（ＤＲＣ）命令对运算边对的要求及检查值，选择保留适当的旧扫描线及其部分矢量，建立相应的数据结构和检索策略，实现在一次扫描中同时完成ｘ、ｙ方向的检查，冗余工作大大减少．采用的算法和数据结构适宜于将数据分段处理，便于使用内、外存数据交换方式，以降低对内存的要求，适宜于检查ＶＬＳＩ版图．

摘要：提出寄存器传输级工艺映射 (RTLM)算法 ,该算法支持使用高层次综合和设计再利用的现代VLSI设计方法学 ,允许复杂的RT级组件 ,尤其是算术逻辑单元 (ALU)在设计中重用 .该映射算法使用目标ALU组件来实现源ALU组件 ,映射规则通过表格的方式给出 .此算法对于规则结构的数据通路特别有效 .应用k阶贪婪算法的实验结果表明 ,RTLM在高层次综合中对数据通路组件再利用是一种有效的方法 .

摘要：利用半带滤波器中冲激响应的对称性 ,引进新算法实现乘加运算块内的操作 ,改变内存存储和寻址方式 ,设计了低功耗、高速率的抽取和内插数字滤波器的集成电路 .实验结果表明 ,它大大改善了滤波器的功耗、速率等性能 ,减少了卷积运算中的移位次数和加法器数目 。

摘要：详细讨论了ＶＨＤＬ中条件分支语句的处理算法；实验结果表明，使用这套算法实现多路器综合，可以得到资源利用率较高的电路．

摘要：提出了一个两级逻辑优化的新算法 .与通过函数质蕴涵集求解覆盖的传统算法不同 ,文中将求解逻辑函数的质蕴涵项与推导覆盖问题相结合 ,直接得出覆盖问题的解 .算法的主要问题可以简化为 :对于立方描述的单元 ,求解最小覆盖 .在这个过程中又提出了一种改进的覆盖吸收算法 :基于关键特征集合的选拔吸收算法 .此算法不用求所有的立方 ,通过标准的测试例子与原来的 Espresso算法作比较 ,对于大电路 ,在计算时间上 。

摘要：VHDL的综合问题是当前 EDA研究的一个重要课题 .针对 VHDL复杂的语法结构 ,尤其是表达式的多样性 ,给出一个表达式的可综合语法检查器 .通过改变 VHDL表达式的产生式来解决在语法分析时遇到的二义性问题 .最后给出表达式主要的产生式及测试结果 .

摘要：针对主题图的延时和面积优化问题提出了再分解这一新设计方法。该方法采用逻辑变换技术通过减少主题图中门的个数以,"""",""及最大延时路径的长度达到进一步优化主题图面积和延时性能的目的。"",

摘要：采用基于最小偏差逼近多项式和递推法求解待定系数方程的方法 ,开发了一套内插式过采样 ∑ Δ调制器设计自动化软件 ,动态调整调制器的结构参数 ,使∑ Δ调制器的性能得到优化 .给出了一个具体的内插式∑ Δ调制器的设计实例 ;为了解设计的性能 ,给出了该∑ Δ调制器的谱特性 .实验结果证明 ,使用该自动化软件 ,可以进行采用过采样技术的数 -模转换器中内插式∑

摘要：传统的组合逻辑电路测试方法在搜索过程中都不可避免地要进行反向回溯 ,由于反向回溯的次数过多 ,往往会降低算法的效率 .文中利用 OBDD来表示电路中每个节点所代表的逻辑函数 ,把传统算法中的反向回溯过程转换为 OBDD图的问题 ,从而加快了故障测试的速度 .同时 。