摘要：设计了一种新结构的InGaAs/InP双异质结晶体管(DHBT),其中发射结采用δ掺杂和阻挡层结构,集电极采用N^+掺杂复合结结构。考虑隧穿作用和发射结空间电荷区复合电流的影响,计算了δ掺杂浓度和N^+、n^-层厚度等参数变化对InGaAs/InP DHBT电流、I-V输出特性、电流增益的影响,计算结果表明,随着这些参数值增大,InGaAs/InP DHBT输出特性逐渐改善。当δ掺杂浓度大于2×10^(12)cm^(-3)时,电流增益趋于饱和。

摘要：针对四阱有源区、一阱注入区及三阱有源设计,采用蒙特卡洛模拟方法研究了共振声子太赫兹量子级联激光器的性能差异。采用傅里叶变换光谱仪及远红外探测器测量了四阱共振声子太赫兹量子级联激光器的低温电光特性。详细讨论了提高太赫兹量子级联激光器发射功率的方案。

摘要：本文提出一种基于反激式(Flyback)原边反馈控制结构的电感电流过零检测实现方法,主要应用于临界导通模式(Boundary Conduction Mode,BCM)下的LED恒流控制方案中。分析了传统反激式原边反馈控制结构方案在实现电感电流临界模式控制中的局限性,在此基础上,提出了一种不依赖辅助绕组的过零检测机制。基于0.35um CV800GS工艺,采用Cadence软件对系统进行仿真,结果表明,在不同负载和线电压输入条件下系统能够快速可靠地实现过零检测控制。

摘要：基于0.18μm CMOS工艺设计了一种低噪声、高电源电压抑制比(PSRR)的新型带隙基准源(BGR)。使用低噪声的垂直双极结型晶体管取代MOS晶体管作为运算放大器输入,削减了低频闪烁噪声;通过引入三输入的运算放大器将电源扰动传递到电流管的栅极,极大程度地降低了电源纹波对输出基准电压的干扰;并通过RC低通滤波器进一步改善噪声和PSRR性能;利用修调电路修调工艺偏差,实现了良好的温度特性。实测结果表明,该BGR的PSRR在57.7 Hz下为-108 d B,与仿真结果基本一致(-102.3 d B@50 Hz);输出电压噪声在10 Hz时为42.20 n V/√Hz,通过新提出的测试方法在0.1~1 k Hz测得总噪声电压有效值低于0.503 5μV;在-40~125℃,基准电压温度系数可以修调至20×10^(-6)/℃以下,最小值仅14.09×10^(-6)/℃;BGR面积为254.1μm×370.0μm,功耗约为8.6μA@3 V。

摘要：基于SOI CMOS技术的抗辐射电路设计存在开发周期长、测试费用昂贵的问题。针对这一难点,本文通过对总剂量辐射效应机理的分析,提出了一种背栅总剂量效应电流模型。模型验证结果表明,该背栅总剂量模型仿真结果能高度吻合测试结果,模型能够给电路设计者提供可靠的仿真结果,缩短抗辐射电路开发周期,具有实用意义。

摘要：针对超导纳米线单光子探测器(SNSPD)应用需求的多样化,设计了一款面向SNSPD的可拓展时间抖动测量模块。基于对SNSPD系统时间抖动测量原理的分析,设计了数字化单元、时间数字转换(TDC)单元和现场可编程门阵列(FPGA)单元,实现对SNSPD输出信号的数字化、时间信息测量以及数据读取。对该模块TDC单元的分辨率、线性度和时间精度分别标定,测试结果表明TDC单元的分辨率好于55 ps,测量数据呈线性,100 ns以内时间精度低于36 ps。通过结合实用化SNSPD系统,实现了100 ps左右的时间抖动表征,并与商用时间相关单光子计数(TCSPC)模块进行对比,验证了该模块对于SNSPD系统时间抖动测量的可行性。

摘要：近年来,超构材料尤其是超构界面引起了物理学界的广泛关注,通过在界面处引入相位的不连续,从而实现对波前的任意操控并且实现各种特异的光学现象,这些超构界面采用金属纳米结构或者介质粒子,在界面处实现了高效的反常反射、折射和透射。然而到目前为止,这些对光束的操控都是基于对平面外传播光束的作用。光子学发展的核心方向之一是实现片上的大规模光子集成,片上光操控能够为光子回路、滤波以及复用等功能器件提供新的机理和方法,因此探索在片内实现可集成的光束操控机理至关重要。本文将介绍利用高折射率介质粒子的共振特性,通过巧妙的设计实现片内操控的各种光学奇异现象和波前调控功能的理论和实验进展,通过在构成垂直超构界面的粒子中激发特殊的共振态从而引起奇异的散射场,获得了结构简单、高效、宽频而且在面内传输的新机理片上光学元件,其CMOS兼容和可片上集成的特性增加了在片上光互连的实际应用价值。

摘要：表面等离子体激元(SPP)微腔具有很高的品质因子和极小的模式体积,在光电子器件研究方面具有重要的应用价值。采用有限元法对表面等离子体激元的金属覆盖介质微盘谐振腔进行理论模拟,研究考虑微盘底半径、介质层厚度及金属膜厚度等参数对微盘表面等离子体模的品质因子及模体积的影响。研究表明,在光通信波段1550nm附近获得高品质因子(1000以上),极低模式体积的表面等离子体微盘。最后研究了利用优化设计的微盘进行折射率传感的应用,获得了高达300nm/RIU的折射率传感灵敏度。

摘要：为了提高全光逻辑门性能,对基于量子点半导体光放大器(Quantum Dot Semiconductor Optical Amplifier,QD-SOA)提出了一种级联XGM与XPM全光逻辑或门的设计方法。在QDSOA三能级模型的基础上,将QD-SOA细化分段,使用牛顿迭代法和四阶龙格-库塔法求解速率方程,对这种全光逻辑或门进行仿真分析。计算结果表明:增大电流强度和有源区宽度,减小最大模式增益和损耗系数,可以提高对比度、Q因子、消光比和转换效率;增大泵浦光功率可以提高消光比和对比度,但是会减小Q因子和转换效率。当泵浦光功率为10 dB、最大模式增益为2500 m^-1、电流强度为60 mA、有源区宽度为2.0μm以及损耗系数为3.2时,全光逻辑或门具有较好的性能。因此,为了提高全光逻辑门的性能,必须优化并选取合适的参数,这对全光逻辑门性能具有一定的指导意义。

摘要：因良好的射频性能,高阻SOI(High-Resistivity Silicon-on-Insulator,HR-SOI)被广泛应用于射频集成电路(RFICs)。通过提取共面波导传输线(Co-Plane Waveguide,CPW)的射频损耗来表征衬底材料的射频性能。高阻SOI衬底由于表面寄生电导效应(Parasitic Surface Conductance,PSC),射频性能恶化。设计并制备了一种新型的改性结构来优化高阻SOI的射频性能,通过将硅离子注入到绝缘埋层中来消除表面寄生电导效应。在0~8 GHz范围内,传输线损耗优于时下业界最先进的TR-SOI的结果(Trap-Rich Layer Silicon-on-Insulator)。由于工艺简单,易于集成化,是极具潜力的射频SOI材料。