摘要：在分析各种椭圆曲线密码(ECC)算法结构特点的基础上,提取不同算法的典型操作,研究算法操作间的并行性,提出两路模乘与两路模加减实现ECC算法的方案。给出一种基于超长指令字结构的专用指令集密码协处理器的设计方案,并进行指令结构的并行化设计。实验结果显示,该设计能够达到ECC运算处理高效性与灵活性的折中。

摘要：针对硬件IP核的速度和面积两大性能指标,提出了基于可变执行周期的多周期乘法器设计思想,设计出一款适用于32位嵌入式微处理器的乘法器模块。该乘法器兼容ARMv4T架构的所有乘法指令,同时引入字节判断机制,可以根据操作数的特点在2～5个周期内执行完毕。采用Radix-4 Booth编码,只需两级压缩树进行部分积压缩。乘加运算的基址寄存器数据作为部分积进入压缩树,节约了一个单独的执行周期。实验结果表明,该设计占用芯片资源少,且结构简单高效。

摘要：针对VPN日志信息的特点,提出了一种安全审计系统的设计。通过采集VPN的多种日志信息进行分析,监控VPN的运行状况,检测系统中存在的不安全因素。既提高了VPN的运行性能,又弥补了VPN在安全防范上存在的不足。

摘要：标识与处理隐蔽通道是美国橘皮书TCSEC对B2及以上级别安全产品的关键评估要求,也是国际标准CC评估EAL5及以上系统的关键指标.本文基于安全操作系统SLinux的设计开发实践,给出一个安全系统隐蔽通道的标识方案、分析流程、分析结果,论述了隐蔽通道带宽计算的关键点,探讨了隐蔽通道标识与处理方案.

摘要：针对密码片上系统(SoC)平台适用性不高的问题,设计实现一种高性能低功耗的密码SoC平台。集成自主设计的密码协处理器单元,支持多种密码算法,设计自适应门控单元,实时调整时钟状态,提供多种高低速通信接口,以完成对外数据交换。实验结果表明,该平台能完成多种密码操作,具有较低的功耗和较高的数据吞吐率。

摘要：针对网络仿真工具在网络安全仿真方面的不足,引入系统在环技术构建网络攻防仿真平台,可解决其缺少网络攻击模型、应用层没有对攻击的响应、安全功能建模困难等问题。分析了系统在环技术的基本原理,设计并实现了包括资源层、平台层和应用层的网络攻防仿真平台,给出了仿真平台的仿真流程。通过不同防御策略下PIX501防火墙对SYN Flood攻击的防御行为仿真,验证了防火墙在网络攻击下的安全功能。仿真结果表明了平台的可行性和有效性。

摘要：提出了一种应用于椭圆曲线密码体制中的有限域乘法器结构,基于已有的digit-serial结构乘法器,利用局部并行的bit-parallel结构,有效地省去了模约简电路,使得乘法器适用于任意不可约多项式;通过使用数据接口控制输入数据的格式并内嵌大尺寸乘法器,可以配置有限域乘法器的结构,用以实现基于多项式基的有限域乘法运算。该结构可以有效满足椭圆曲线密码体制的不同安全需求。

摘要：在基于FPGA的FFT设计中,为了提高速度,提出了用移位寄存器存储旋转因子的方法,并且在Altera公司的Stratix系列的FPGA上做了验证。实验结果表明,该方法和普遍采用ROM做旋转因子存储器的方法相比,大幅提高了FFF的处理速度,能够更好地满足了FFT实时处理的要求。

摘要：提出了一类特殊列混合变换的概念,并对其枝数和计数问题进行了深入的研究和分析。研究了该类列混合变换的枝数分布状况,给出固定多项式c(x)的重量与其枝数之间的精确关系,解决了该类列混合变换的计数问题。最后针对有关分组密码编码环节的设计问题进行了讨论,从而为分组密码的设计与分析提供重要的依据和支持。

摘要：分析了GF（2^n）域上的椭圆曲线的运算法则，提出了一种串一并行结构的基于优化正规基（ONB）的高速有限域运算单元，比较了域划分D对芯片实现速度和硬件资源占用的影响，完成了域GF（2^191）上基于ONB的ECC芯片快速实现。FPGA验证表明，GF（2^191）域上一次点加运算需要183个时钟，一次点倍运算需要175个时钟，完成一次求乘法逆运算的总时钟数为133。在50MHz时钟下．完整的点乘运算速度平均为981次／s。