摘要：针对超声相控阵检测系统工作环境较为恶劣、延时发射电路复杂、多路信号的采集难以单板实现以及多路信号处理实时性差等问题,提出了一种基于CPCI总线和FPGA的超声相控阵控制、采集与全并行处理系统的设计。本设计采用CPCI总线架构,可以在高尘、高冲击负荷等恶劣环境下工作,采用带高速串行LVDS接口的ADS445与XC5VSX95T相组合的方式来实现单板16路信号的高速信号采集和全并行处理,采用XC5VSX95T中的高速计数器来实现2ns的高精度延时发射,还提供了功能强大的主控软件便于用户操作。分析结果表明,多路AD+FPGA的硬件结构特别适合相控阵系统。实测结果表明,本系统可以较好地对钢管的缺陷进行实时检测和A扫与B扫成像。

摘要：为了满足新的信号处理平台使用RapidIO技术来进行重构的要求,实现DSP芯片在信号处理板之间和机箱之间的动态连接配置,提出了一种基于RapidIO的网络交换板卡的设计和实现方式。板卡使用TSI578交换芯片构成RapidIO交换机,来实现信号处理板和网络交换板之间的RapidIO数据包路由交换;使用千兆以太网和光纤来实现机箱间的互连;使用FPGA芯片来实现RapidIO和千兆以太网、光纤数据之间的协议转换。应用结果表明,利用该网络交换板能够很好的实现DSP芯片在板卡间与机箱间的互连重构。

摘要：军事领域常选择ADI公司的TS201芯片用于信号处理平台,但由于其采用基于电路交换的LINK口进行连接,难以实现军方对电子系统设计提出的可重构性的需求。FPGA可以用来实现接口转换功能,如果利用FPGA将基于电路交换的LINK口转换成基于包交换的其他形式的接口,就能在不改变硬件连接的基础上,实现DSP系统的重构。本文介绍了一种基于串行RapidIO技术的可重构的信号处理平台,并对其中核心的FPGA的逻辑设计进行了讨论。

摘要：研究了多处理器并行处理机的系统架构,针对三种不同构架的CPU,基于模块化和可重构的原则提出了不同的系统软件架构和实现方案,最后在已有硬件和前期平台软件的基础上,运用文中所提出的系统软件架构方案实现了一个雷达系统的演示,验证了系统软件架构方案的可行性和实用性。

摘要：为了实现模块化设计,缩短FPGA的开发周期,提出了基于Xilinx Virtex-7 FPGA的QDRII+SRAM FIFO接口设计方案。借鉴标准FIFO的设计思想,结合QDRII+SRAM控制器的特点,设计基于QDRII+SRAM控制器的FIFO接口。通过原型机测试,验证了该接口不仅具有标准FIFO的功能,而且具有存储空间大等优势。

摘要：为构建一个紧凑、灵活的CPCI系统,在IP核的基础上,采用FPGA来实现PCI总线接口电路。为克服PCI核突发传送过程中存在的问题,提出了一种基于双口RAM的带备份功能的同步FIFO和主设备突发传送模块的设计。在驱动开发的基础上,对该接口电路和PLX公司生产的PLX9056的PCI总线的实测性能进行了比较。比较结果表明,基于IP核的PCI接口电路总体性能优于PLX9056。