摘要：IP核复用技术在SoC芯片设计中被广泛采用。先进工艺条件下,SoC系统级芯片设计规模越来越大,芯片上所集成的IP种类和数量也随之暴增。IP数据如何高效管理和追踪变得尤为重要。那么,什么时候需要对IP数据进行管理和追踪呢?

摘要：为了优化时钟线网,提出一种动态时钟拓扑引导下的布局算法.该算法中采用由从上而下的划分和从下而上的结群过程建立时钟的拓扑结构,并在布局过程中能够随着时钟节点分布变化对拓扑进行动态调整;通过对底层时钟子集节点的子群添加伪线网来引导节点的分布,结群和伪线网也可以随节点分布动态调整,使时钟优化与未来的时钟综合过程更加匹配.实验结果表明,文中算法可以有效地减少时钟线长、降低功耗.

摘要：随着集成电路制造工艺的发展,芯片的特征尺寸不断地缩小,寄生电阻和电容对电路性能的影响也变得越来越显著,电路后仿真成为集成电路设计验证不可缺少的关键技术.但是集成电路规模的不断增大,寄生电阻和电容的数目急剧膨胀,电路后仿真中求解线性方程组所需要的时间急剧增加,导致电路验证时间越来越长,影响集成电路的设计周期和产品交付时间.文中利用超图划分的方法将电路划分成若干个相互耦合的子模块,子模块的矩阵求解应用LU分解方法,顶层矩阵求解利用GMRES方法;针对GMRES方法收敛速度慢的问题,根据快节点和电源网格节点本身的物理特性提出一种预处理算法,能够显著加速线性方程组的求解速度,从而提升电路的仿真效率.该算法已经应用到华大九天的电路仿真工具ALPS中,通过大量工业实际用例的测试,证明了算法的有效性.

摘要：在集成电路设计的晶体管级电路仿真中,为了成功求解直流工作点,诞生了各种各样的直流延拓算法,如Gmin步进法、源步进法、伪瞬态法和同伦法等。随着集成电路的不断发展,对于现今具有强非线性的大规模电路,直流分析算法的收敛性能和效率仍然是一个巨大的挑战。针对具有强非线性的大规模电路在仿真过程中存在的收敛性较差以及仿真效率较低等问题,提出了一种名为PETA-Gmin的动态直流混合延拓算法。不同于之前所有的传统算法,PETA-Gmin将伪瞬态的过程成功地结合到了Gmin步进法中。由于伪电容的接入使得节点电压可以连续变化,从而有效地改善了仿真中解曲线不连续的问题,提高了收敛性。同时,Gmin步进法的快速步进保证了高效的仿真速率。目前,通过对工业界的大规模电路进行仿真,验证了所提PETA-Gmin算法的性能。实验结果表明,所提算法在仿真收敛性方面相对于Gmin步进法得到了显著提升,并且在仿真效率方面相对于最新的伪瞬态算法,其加速比最高(平均)可达4.89倍(2.57倍)。

摘要：为了防止3D芯片中的硅过孔(TSV)串扰,提出一种TSV自动排布算法.该算法结合TSV串扰的机理,利用Comsol证明了通过接地TSV解决屏蔽方法的有效性,完成了对接地TSV屏蔽效果的量化;提出电源?接地TSV和信号TSV自动排布算法,其中考虑了不同类型TSV比例和工艺最小间距对3D芯片性能的影响.最后利用IBM基准电路进行仿真,结果表明,文中算法可以防串扰的目的对电路中TSV进行自动布局.

摘要：本文采用HLMC 55nm工艺,设计了一款高速逐次逼近型模数转换器。为了提高模数转换器的转换速度,在设计中采用了特殊的电容阵列布局方式,减小高位电容降低电容DAC对建立时间和建立精度的要求;采用快复位式比较器减小比较器的比较延迟;采用编程可控的环路延迟,控制环路建立的精度和速度。在80MHz输入采样时钟的频率下,测试得到的有效位数超过8.2bit。

摘要：本文针对Aether原理图驱动版图工具中的器件匹配功能的原理与机制予以论述。本文首先探讨当前深亚微米工艺下进行器件失配的由来;其次描述了器件匹配的原理;最后针对设计工艺中不同的器件类型晶体管(MOS)、电阻(Resistor)等进行匹配实现,并基于Aether原理图驱动版图工具给出该功能实现的实际效果图,提出了产品化过程中注意到一些问题。市场实践表明,该功能在版图设计过程中能够帮助版图工程师快速完成匹配器件的版图生成,从而极大提高了版图工程师的设计效率。

摘要：熊猫EDA系统-九天系列工具(简称"九天EDA工具"或"Zeni")为设计师提供了一套功能全面、性能强大、界面友好且操作简便的EDA设计平台,本文将对此系列工具进行详细介绍。

摘要：显示面板设计具有独有的设计流程和设计方法学。团队开发的显示面板设计全流程解决方案,从显示面板电路图设计到版图设计,从SPICE建模到SPICE电路仿真,从版图寄生RC参数提取到后仿真,从电路IR-drop分析到热分析,从版图设计规则检查(DRC)、电学规则检查(ERC)、版图电路一致性检查(LVS)最后到掩膜版分析,实现了显示面板的完整设计。同时,在OLED、氧化物半导体薄膜晶体管、异形面板、触摸屏等先进工艺及技术方面开发了全球领先的EDA工具,使客户在显示面板设计技术方面走在了世界前列,为国内显示面板产业赶超国际先进水平提供了强有力的EDA平台支撑。

摘要：模拟电路后仿面临严峻挑战随着集成电路的工艺进入深亚微米阶段,电路设计规模急剧增加,设计工艺复杂度也不断提高。另一方面,产品上市周期变得越来越短,不仅仅要实现功能,还需要综合考虑功耗、时序、寄生参数等对电路的影响,后端验证变得越来越重要、越来越困难,而且设计验证的效率需要更高。由于后仿电路的寄生器件规模急剧增加,设计工程师在使用传统SPICE仿真工具进行功能验证时遇到了前所未有的挑战。