摘要：本文设计一种12bit CMOS全差分SAR ADC,分析了其电路原理和结构,阐述各部分电路对ADC性能的影响,提出新型DAC_SUB电阻串和时间自调节比较器结构,并推算VCM抖动对电路的影响。基于TSMC 0.18μm 1.8V/3.3V CMOS工艺,采用全差分阻容混合式结构,实现ADC设计。本设计ADC的核心版图尺寸为390um×780um,测试结果显示,在1MS/s采样率下,当输入信号频率为31.37kHz时,该ADC的ENOB达到10.76Bit,功耗约为2mW。

摘要：介绍了基于AMBA APB总线Nand Flash控制器的设计,首先简单介绍了Nand Flash的一些特点,然后详细介绍了Nand Flash控制器的整体框架、具体功能及其内部的数据通路。该控制器通过ModelSim进行了仿真及FPGA板级验证,结果证明能够满足Nand Flash时序要求。