摘要：如何更好地满足3C融合的需求,是超便携个人计算机(UMPC)普及的关键.北大众志-SK系统芯片,将传统个人计算机中分布在主板上的中央处理器、北桥与南桥芯片组、显示控制器和其它输入输出控制设备等众多芯片的功能集成到单一芯片中.该系统芯片采用2D/3D扩展指令、软硬协同视频解码加速部件、硬件视频编解码等方式,在高效完成多媒体处理的前提下,有效降低了对中央处理器性能的需求.通过在单芯片内部实现多层次的存储架构,简化了数据的传输路径,提高了数据传输的效率,从而提高系统性能.此外,在该系统芯片中还实现了众多主流的输入输出接口控制部件,以满足个人计算机的日常应用需求.该设计达到了高集成度、高性能、低功耗的设计目标,提供了面向教育、电子政务和个人信息处理等领域的低成本、低功耗、易使用、便于维护的UMPC解决方案.

摘要：针对异构MPSoC中各主设备频繁争抢有限访存带宽、请求相互干扰、严重影响系统性能的问题,提出一种基于限流的动态DRAM带宽分配机制——TDBA.首先实时监测主设备访存特性,通过访存干扰程度评估将主设备分组;然后对造成严重干扰的主设备设置带宽限流阈值来防止其过度争抢带宽,并根据系统带宽使用情况动态调整该阈值,同时优先计算密集主设备的请求以进一步提高系统性能.将TDBA应用于真实异构MPSoC系统的实验结果表明,TDBA可以有效地降低访存干扰,明显提高系统性能.

摘要：对硬件设计进行功能验证的一个关键问题是需要大量的模拟矢量来保证验证的充分性。本文针对Verilog语言,采用遗传算法(GeneticAlgorithm,GA)作为解决方案,设计了一个使用遗传算法自动生成模拟矢量的验证平台GATEST。该平台的一个特点是,根据指定的关键信号使用数据流分析产生关键路径集合,并采用基于该集合的路径覆盖率作为适应度函数引导模拟矢量的生成。使用该验证平台对北大众志-863系统芯片的功能模块进行实验,并详细分析了不同控制参数配置下的实验结果,说明该平台具有一定的有效性。

摘要：在功耗与信号统计分析的基础上,采用贝叶斯推理技术建立周期精确的功耗宏模型.通过分析信号特征对电路功耗的影响,选择输入信号密度Pin、输入跳变密度Din和输出跳变密度Dout作为贝叶斯推理的三维特征参数,证明了上述特征参数对信号时间和空间相关性信息的覆盖.实验结果表明,该方法较目前的门级功耗分析速度提高400余倍,周期功耗平均误差可以控制在10%以内.

摘要：系统芯片的复杂应用使得片上互连成为系统性能的瓶颈,因此出现了以片上网络为核心的通信结构,而路由器是片上网络的关键部件,它完成数据在片上网络拓扑结构上的传输.设计了支持服务质量的片上网络路由器,采用面向连接的细粒度数据交换方式为确保通信服务提供严格的端对端延迟需求,采用无连接的数据交换方式支持尽力而为通信服务,同时采用均衡片上通信负载的路由算法,有效地提高了平均通信性能.

摘要：针对模拟评测电路最大功耗分析速度缓慢的问题,使用贝叶斯推理功耗模型和切片分析技术进行向量压缩,优选出可能生成最大功耗的向量进行详细分析。进一步的,基于输入信号翻转密度和最大功耗生成之间的关系分析,设计自适应翻转密度与向量生成平台,结合贝叶斯向量压缩技术进行最大功耗评测。实验表明,基于切片分析的贝叶斯模型向量压缩平均加速比达1005倍,分析误差2.40%;结合自适应翻转密度计算与向量压缩的评测方法平均加速比达163倍,最大功耗分析结果相对原始序列提高1.99%。

摘要：通过对微处理器设计空间中有限的设计方案进行模拟,建立支持向量回归模型,对未经模拟的设计进行性能和功耗的预测,从而大大减少了评估整个设计空间的所需时间。通过模型预测得到的最优设计方案和通过模拟得到的最优设计方案很接近,提供了对巨大设计空间进行裁减的方法。将设计空间中0.26%的设计方案作为训练数据,得到的支持向量回归模型对性能和功耗的平均预测错误率分别为0.52%和1.08%,均优于已有的回归模型。相关分析数据显示预测结果和详细模拟结果高度相关,性能和功耗的平均平方相关系数分别为0.728和0.703,这表明支持向量回归模型能捕获各微体系设计参数之间的复杂交互。该模型还为每个预测结果指出了置信区间。

摘要：提出一种"滑动带宽调整窗口"的仲裁方法,适用于片上网络的路由器、多端口的存储控制器和传统的共享总线。通过该仲裁方法,可以细粒度地设置和动态调整系统的通信带宽分配,从而使系统通信带宽分配和通信延迟维持在合理、稳定且符合系统设计要求的状态。实验表明,相比几种流行的仲裁方法,使用该仲裁方法,实际带宽分配与系统要求之间的差距减少了13%,平均通信延迟减少了37.5%,而且其硬件实现代价对于大中规模的系统芯片是完全可以接受的。

摘要：在系统芯片设计中,直接采用现有的跨时钟域信号处理方法不仅设计复杂度高而且验证难度大。为了解决这个问题,将跨时钟域设计与功能设计完全分离,在每个通信接口部件中采用独立的、专用的跨时钟域处理模块统一解决跨时钟域信号的传输问题,并通过封装点对点通信接口和合并处理同一方向的跨时钟域信号,将需要处理的跨时钟域信号的数量减少为方向相反的2组。实验结果表明,该方法能够有效降低跨时钟域设计的验证难度和系统芯片的设计复杂度,并且不会明显增加功能部件的传输延迟和面积开销。

摘要：运行已有大型商业软件进行系统级验证是获得高质量SoC设计的有效手段,然而一旦硬件故障导致该类软件运行失效,故障局部化过程将十分困难.为此提出一种基于不确定性过滤的硬件故障局部化方法FaLoFiN.首先提取不确定性函数调用集;然后分别从参考运行和故障运行中过滤不确定性函数调用集;最后通过比较、定位异常函数调用,实现与硬件故障相关代码范围的局部化.实验结果表明,FaLoFiN方法具有较高的硬件故障局部化准确度,能有效地将PKUnity-86系统中的真实硬件故障局部化.