摘要：　提出了一种EEPROM作为嵌入式RISC微处理器的程序存储器时加速指令读取速度的方法。该方法结合具体使用的EEPROM模块和基于4级流水线的RISC微处理器的设计,对流水线EEPROM读取程序顺序执行和不能顺序执行时的相应情况进行了分析,以确保系统的程序能正确执行。最后,给出了流水线读取EEPROM的电路实现组织结构。

摘要：介绍了一种新兴的SOC片上总线--WISHBONE。对总线的结构、连接方式、接口信号、数据传输方式及数据顺序作了详细说明,并总结了WISHBONE总线的技术特征。

摘要：本文针对块匹配运动估计快速搜索算法的要求,设计了一种算法可编程的运动估计及运动补偿协处理器。该协处理器设计采用软硬件协同处理结构。灵活的指令集和高效的硬件并行执行单元相结合,使得该协处理器具备可编程处理器结构及树形结构运动估计VLSI结构的优点,可以兼顾运动估计算法高处理效率和灵活性的要求。设计的协处理器不拘泥于某种快速搜索算法,通过改变内部程序代码,可以实现多种快速运动估计算法,包括TSS、DS、HEXBS、MVFAST、EPZS等,同时具备很强的可扩展性。与同类设计相比,本设计具有高效、灵活、算法可配置的特点,同时设计消耗的硬件资源也大幅减小。

摘要：包围盒构建是虚拟装配中降低碰撞检测复杂性的一种有效方法。针对X3D环境中Box组件默认创建轴对齐包围盒(axis aligned bounding box,AABB)的不足,研究了该环境下方向包围盒(oriented bounding box,OBB)的创建方法。通过计算欧拉角,结合Transform组件,实现该环境下OBB包围盒的构建。为了提高X3D环境中包围盒的构建效率,提出一种基于AABB与OBB混合式自适应包围盒生成算法,增加了对物体倾斜程度的判断,使其能够根据三维模型几何特征,自适应选择AABB方法或OBB方法构造包围盒。研究结果表明,当夹角阈值设定为15°时,该算法使整个茶壶包围盒生成总时间比纯OBB方法减少5.61%,总体积比纯AABB方法减少1.53%。该算法同时结合了AABB包围盒生成速度快和OBB包围盒紧密性好的特点,是一种有效的包围盒构建算法。

摘要：设计研制了一种基于量子隧道效应机制的场发射压力传感器原型器件,用CVD技术制备了粒径为3～9 nm,厚度为30～40 nm的纳米硅薄膜,并同时把这种低维材料引入到传感器阴极发射尖锥的制作,形成纳米硅薄膜为实体的发射体结构.用HREM及TED分析了纳米硅态的显微特性,用场发射扫描电子显微镜SEM分析了发射体及阵列的微观结构,用HP4145B晶体管参数测试仪考察了传感器件的场发射特性.实验结果表明,当外加电场为5.6×103V/m时,器件有效区域发射电流密度可达53.5A/m2.

摘要：本文借助委托代理理论框架研究私募基金的合伙人契约。有限合伙制下普通合伙人(代理人)拥有人力资本,而有限合伙人(委托人)拥有货币资本。人力资本相对稀缺,使得普通合伙人在博弈中处于相对有利地位,并获得设计合伙人契约的权利,从而博弈流程与公司制具有质的不同。本文首先给出与公司制下米里斯-霍姆斯特姆-罗杰森条件相对应的有限合伙制下的最优契约决定条件,将两种机制进行比较,从理论上解释私募基金的运营实践。有限合伙制下的激励程度更高,普通合伙人有动力实现更好的业绩。本文最后讨论线性契约并进行相应的函数模拟。

摘要：随着网络化、信息化的程度进一步提高,高级持续性威胁(AdvancedPersistent Threat,APT)事件不断增多,给国家、企业的安全发展带来了严重威胁和巨大经济损失。APT攻击通过定向情报收集、单点攻击突破、控制通道构建、内部横向渗透和数据收集上传等一系列步骤对特定目标进行长期持续的网络攻击。而在单点攻击突破阶段,最常用的网络攻击技术手段是采用植入远程木马的恶意文档,所以有效检测和识别恶意文档十分必要。文章在对现状进行充分调研后,提出一种基于机器学习的恶意文档检测方法。通过结合虚拟沙箱对未知文档进行动态行为分析,设计并实现了一种恶意文档识别工具。实验证明,该工具基于机器学习方式,可以高效处理和识别大规模的恶意文档文件。

摘要：本文提出了一种基于矩阵向量乘法器的低功耗二维DCT结构,该结构通过最大限度地共享矩阵向量乘法中的乘积因子降低二维DCT中的乘法计算量,实现低功耗计算。此外,该二维DCT设计支持对矩阵向量乘法器的计算精度控制,从而实现对二维DCT处理器的低功耗调整。FPGA硬件平台的实际验证结果表明,与传统的基于移位累加乘法器的二维DCT设计相比,本设计可以节省35%以上的功耗。

摘要：对比分析了高复杂度(RDO_on)和低复杂度(RDO_off)帧间宏块编码模式选择的硬件实现代价,给出了H.264/AVC编码器系统芯片的低复杂度帧间宏块编码模式选择的VLSI设计;并在Altera DE2开发板上进行了FPGA验证。

摘要：根据H.264/AVC视频编码中分数像素运动估计(FME)的算法特点,针对视频编码系统的不同具体需求,提出了FME的4种VLSI实现结构,并对这些结构的硬件利用率和运算速度进行了对比分析。