摘要：利用双极晶体管的热电耦合模型对微波功率双极晶体管进行了二维直流稳态模拟 ,并且提出了功率密度非均匀的设计方法 .模拟和实验的结果说明 ,采用微波功率晶体管功率密度非均匀设计可有效提高器件电流密度的均匀性和结温的均匀性 ,从而整体提高器件的可靠性 .

摘要：本文报道了一种超高速ＥＣＬ静态二分频器；介绍了该分频器的核心器件─—ＮＰＮ晶体管的结构和实现该结构的有关先进工艺，包括深槽隔离、多晶硅发射极、钻硅化物和浅结薄基区等；使用这种多晶硅发射极晶体管，３ｐｍ特征尺寸设计的１９级环形振荡器的平均门延迟小于５０ｐｓ．讨论了提高分频器工作频率的一些有效方法并给出了３．２ＧＨｚ硅静态分频器的电路设计和版图设计．

摘要：鉴于ＳＰＩＣＥ是目前世界上广泛采用的通用电路模拟程序，且具有可扩展模型的灵活性，我们通过修改ＳＰＩＣＥ源程序把新器件模型──ＳＯＩＭＯＳＦＥＴ模型移植入ＳＰＩＣＥ中，通过我们的模拟工作，证实了我们模型的正确性和电路实用性，分析了器件参数对ＳＯＩ／ＣＭＯＳ电路速度的影响，这些结论可以很好地指导电路设计和工艺实践．

摘要：为了降低静态随机存储器(SRAM)的功耗,提出了一种完全采用绝热电路实现的W A SRAM(W ho le A d iabaticSRAM),W A SRAM的译码部分、存储单元、读出放大等全部采用绝热电路结构。针对W A SRAM建立了功耗分析模型。基于0.18μm 1.8 V CM O S工艺,在不同频率下针对不同存储规模的SRAM进行了功耗仿真、分析和比较。实验结果证明,W A SRAM的低功耗效果十分明显,与传统CM O S电路实现的SRAM相比,在250 MH z频率下,W A SRAM功耗降低了80%以上。

摘要：提出了一种适于MEMS电容加速度计读出电路带宽可调的低通滤波器,带宽调节范围为100～8000kHz。信号频率低于500Hz时选用开关电容低通滤波器,高于500Hz的信号则由连续时间低通滤波器来处理。该低通滤波器采用1.2μm的2P2M的N-阱CMOS工艺实现。设计中分析并解决了因时钟信号引起的制约开关性能的因素:优化的开关时序消除了电荷注入引起的非线性;时钟馈通敏感节点增加虚拟开关抵消了耦合电荷;高PSRR共源共栅折叠式差分输入结构,有效地抑制了来自电源的干扰,改善了电路的性能。

摘要：为提高悬臂梁的分辨率 ,实现悬臂梁的多功能性 ,设计了一种U形阵列式压阻悬臂梁 .从理论上对悬臂梁的应力、噪声和灵敏度进行分析 ,优化了悬臂梁及力敏电阻的几何尺寸 .选用多晶硅为力敏材料 ,基于硅微机械加工技术 ,制备U形阵列式悬臂梁 .测量悬臂梁的噪声及灵敏度 ,得到多晶硅力敏材料的Hooge因子和应变灵敏度系数 ,分别为 3× 10 - 3和 2 7.在 6V偏压和 10 0 0Hz测量带宽条件下 ,计算悬臂梁的最小可探测位移为 0 5nm .同时对多晶硅力敏电阻噪声的产生机理进行了探讨 .

摘要：已有的理论和实验都已证明，多晶硅发射极硅双极晶体管适合于低温工作。但至今为止，其完整的大注入时电流增益的理论分析还不成熟，特别是进行定量的计算；本文定量地模拟了低温７７Ｋ和常温３００Ｋ下多晶硅发射极硅双极晶体管电流增益与集电极电流密度的关系，并且分析了低温和常温下决定该晶体管电流增益大注入效应的主要物理效应，为低温多晶硅发射极硅双极晶体管的设计提供了有益的理论基础。

摘要：为了降低静态随机存储器(SRAM)的动态功耗,提出一种基于位线电荷循环的读写辅助电路的SRAM阵列。与传统设计性比,辅助电路中转和保存了在读写操作中本该被直接泄放掉的位线电荷,并重新用于下一个周期的位线充电。提出的SRAM存储器采用标准14 nm FinFET spice模型搭建,电源供电电压为0.8 V。仿真结果表明,与传统设计相比,提出的存储阵列的功耗可以降低23%~43%,并将SNM和WNM至少提高25%和647.9%。

摘要：报道了６００门和８００门两种ＥＣＬ超高速移位寄存器；介绍了多晶硅发射极双极晶体管的结构和有关先进工艺，包括深槽隔离、多晶硅发射极、钴硅化物接触和浅结薄基区等；使用这种多晶硅发射极晶体管，３μｍ特征尺寸设计的１９级环形振荡器的平均门延迟小于５０ｐｓ。给出了６００门移位寄存器的电路设计和版图设计。

摘要：为了用ＴＦＴＡＭＬＣＤ作为微型计算机的监视器，根据目前ＴＦＴＡＭＬＣＤ屏的水平并基于ＣＧＡ的显示标准，设计了ＴＦＴＡＭＬＣＤ控制模块，该模块包括液晶显示控制器（ＬＣＤＣ）、编码电路、显存等几部分，它能够满足ＣＧＡ的所有标准，正确接收和支持ＣＰＵ指令，支持ＲＯＭ－ＢＩＯＳ例程；能够提供液晶显示组件所需的各种控制信号，尤其是与ＣＲＴ不同的信号。测试结果表明，利用所设计的控制模块能够用ＴＦＴＡＭＬＣＤ取代ＣＲＴ终端，实现ＣＧＡ方式的显示。