摘要：利用双极晶体管的热电耦合模型对微波功率双极晶体管进行了二维直流稳态模拟 ,并且提出了功率密度非均匀的设计方法 .模拟和实验的结果说明 ,采用微波功率晶体管功率密度非均匀设计可有效提高器件电流密度的均匀性和结温的均匀性 ,从而整体提高器件的可靠性 .

摘要：鉴于ＳＰＩＣＥ是目前世界上广泛采用的通用电路模拟程序，且具有可扩展模型的灵活性，我们通过修改ＳＰＩＣＥ源程序把新器件模型──ＳＯＩＭＯＳＦＥＴ模型移植入ＳＰＩＣＥ中，通过我们的模拟工作，证实了我们模型的正确性和电路实用性，分析了器件参数对ＳＯＩ／ＣＭＯＳ电路速度的影响，这些结论可以很好地指导电路设计和工艺实践．

摘要：为了降低静态随机存储器(SRAM)的功耗,提出了一种完全采用绝热电路实现的W A SRAM(W ho le A d iabaticSRAM),W A SRAM的译码部分、存储单元、读出放大等全部采用绝热电路结构。针对W A SRAM建立了功耗分析模型。基于0.18μm 1.8 V CM O S工艺,在不同频率下针对不同存储规模的SRAM进行了功耗仿真、分析和比较。实验结果证明,W A SRAM的低功耗效果十分明显,与传统CM O S电路实现的SRAM相比,在250 MH z频率下,W A SRAM功耗降低了80%以上。

摘要：提出了一种适于MEMS电容加速度计读出电路带宽可调的低通滤波器,带宽调节范围为100～8000kHz。信号频率低于500Hz时选用开关电容低通滤波器,高于500Hz的信号则由连续时间低通滤波器来处理。该低通滤波器采用1.2μm的2P2M的N-阱CMOS工艺实现。设计中分析并解决了因时钟信号引起的制约开关性能的因素:优化的开关时序消除了电荷注入引起的非线性;时钟馈通敏感节点增加虚拟开关抵消了耦合电荷;高PSRR共源共栅折叠式差分输入结构,有效地抑制了来自电源的干扰,改善了电路的性能。

摘要：为提高悬臂梁的分辨率 ,实现悬臂梁的多功能性 ,设计了一种U形阵列式压阻悬臂梁 .从理论上对悬臂梁的应力、噪声和灵敏度进行分析 ,优化了悬臂梁及力敏电阻的几何尺寸 .选用多晶硅为力敏材料 ,基于硅微机械加工技术 ,制备U形阵列式悬臂梁 .测量悬臂梁的噪声及灵敏度 ,得到多晶硅力敏材料的Hooge因子和应变灵敏度系数 ,分别为 3× 10 - 3和 2 7.在 6V偏压和 10 0 0Hz测量带宽条件下 ,计算悬臂梁的最小可探测位移为 0 5nm .同时对多晶硅力敏电阻噪声的产生机理进行了探讨 .

摘要：为了降低静态随机存储器(SRAM)的动态功耗,提出一种基于位线电荷循环的读写辅助电路的SRAM阵列。与传统设计性比,辅助电路中转和保存了在读写操作中本该被直接泄放掉的位线电荷,并重新用于下一个周期的位线充电。提出的SRAM存储器采用标准14 nm FinFET spice模型搭建,电源供电电压为0.8 V。仿真结果表明,与传统设计相比,提出的存储阵列的功耗可以降低23%~43%,并将SNM和WNM至少提高25%和647.9%。

摘要：由于电路门数增大和晶体管亚阈值电流升高 ,导致电路的静态漏电流不断升高 ,深亚微米工艺SOC(系统芯片 )IC在IDDQ测试的实现方面存在巨大挑战 虽然减小深亚微米工艺亚阈值漏电开发了许多方法 ,如衬底偏置和低温测试 ,但是没有解决因为SOC设计的规模增大引起漏电升高的问题 首先提出了SOC设计规模增大引起高漏电流的可测试性设计概念 然后制定了一系列适合于SOC的IDDQ可测试设计规则

摘要：鉴于PC机广泛普及和使用方便 ,在PC机上建立起实验设计与模拟相结合用于IC优化设计的TCAD工具。利用已有的工艺模拟软件SUPREM、器件模拟软件MINIMOS及电路模拟软件PSPICE ,完成了响应表面拟合、SPICE模型参数提取及数据转换等程序 ,形成一个可以进行工艺、器件及电路分析和优化设计的TCAD工具 ,并用于研究实验设计方法在IC优化设计中的应用。

摘要：提出了一个新的物理解析模型分析薄膜ＳＯＩＭＯＳＦＥＴ强反型电流下的浮体效应，该模型考虑了器件的各种寄生电流成分，着重研究了浮体电位及其对其他器件参数和各寄生电流成分的影响，成功地解释了器件处于背界面积累状态时的Ｋｉｎｋ现象和器件的异常击穿机理。根据所建浮体效应物理模型，研究了器件参数对ＳＯＩＭＯＳＦＥＴ浮体效应影响关系。结果表明，降低源漏掺杂浓度、减小体区少子寿命、采用优化的硅膜厚度、以及在保持器件全耗尽情形下适当提高沟道掺杂浓度，可以有效地抑制浮体效应，提高器件的源漏击穿电压。这些参数在工艺上可以对应采用ＬＤＤ＆ＬＤＳ的ＭＯＳ结构、准确控制的沟道缺陷工程等，为从工艺设计上进一步改善ＳＯＩＭＯＳＦＥＴ的器件特性打下了理论基础。

摘要：提出了 TFSOI RESURF功率器件的表面电场分布和优化设计的新解析模型 .根据二维泊松方程的求解 ,得到了表面电场和电势分布的相关解析表达式 .在此基础上 ,推出了为获得最大击穿电压的优化条件。讨论了击穿电压和漂移区长度及临界掺杂浓度和场氧化层、埋氧化层的关系 .解析结果与半导体器件数值分析工具 DESSISE-ISE得到的数值分析基本一致 ,证明了新解析模型的适用性 .