摘要：采用标准0．35μm SiGe HBT工艺设计了工作频段在3．1～10．6GHz的超宽带低噪声放大器。从宽带电路和高频电路设计的器件选择、电路结构选择等方面讨论了超宽带低噪声放大器的设计。结果表明，通过合适的电路结构和器件参数选择，可以采用0．35μm SiGe HBT工艺制备满足超宽带系统要求的低噪声放大器。在整个工作频段内所设计的低噪声放大器输入输出匹配S11和S22均优于-8dB，噪声系数为3．5dB，电路的工作电压为2．5V。电流消耗为4．38mA。

摘要：提出了2种传输管实现的新型低功耗异或门结构,UPPL(UnsymmetricalPushPullPassTransistorLogic)结构和CPPL(ComplementaryPushPullPassTransistorLogic)结构,两者均为非互补输入,互补输出,都能够同时产生异或和同或信号,且输出为全摆幅电压。对新结构在0.18μm工艺1.8V电压下进行了hspice仿真,与已有同类电路在速度、功耗和功耗延迟乘积方面进行了比较。UPPL结构和CPPL结构与2003年MohamedElgamel提出的最新设计相比,空负载时,功耗延迟乘积项分别有61.0%和58.4%的降低;扇出为3时,分别有25.3%和45.3%的降低。

摘要：给出了一种应用于低温光敏探测器读出电路的可编程电流源,工作在液氮环境(77K),无外加单元,与一般电流源设计不同,本设计将部分MOS管设计在亚阈值区工作来提高电路工作稳定性。此电流源设计采用0.5μm标准CMOS工艺。工作电压为5V。室温测试当工作电压从2.3V到6.4V变化时,输出电流从199nA变化到212nA,精度为1.4%/V。在液氮环境测试当工作电压从3V到6.8V变化时,输出电流从355nA变化到372nA,精度为1.3%/V。由于电路工作温度稳定,所以不要求电流源有良好的对温度稳定性。

摘要：H.264标准中采用了基于内容自适应得变长编码CAVLC,提高了编码的效率。但由于采用了多个码表,码字的长度也不固定,使解码算法的复杂度很高。本文通过分析码表的结构特点,提出了一种基于码流中第一个1的位置,即1前面连续0的个数m的方法,来重建码表,快速判断码长和确定码字。这种新型解码器设计,将大大提高解码的速度。

摘要：在智能系统中,驱动器与传感器并列为重要的两类器件,各种各样的传感器负责感知外界信号,驱动器则可以根据周围环境变化发生形变,将各种环境能量(例如:光能、热能、化学能等)转换为机械能从而驱动相应的部件进行工作,是微机电系统(MEMS)、自适应光学、无人驾驶等应用前景中不可或缺的核心部件.在驱动器制备方面,普遍采取的方法是将多种具有不同物理/化学性质的材料组装成双层或多层结构.依靠不同材料对环境变化具有不同响应的特点,实现刺激响应驱动.

摘要：　介绍了一种带宽可调的二阶低通开关电容滤波器,带宽调节范围为100～500Hz,调节精度约为100Hz。该滤波器用双层金属、双层多晶硅1.2μm的N阱MOS工艺实现,用于一个加速度传感器电路中。设计着重考虑了由时钟信号引起的、严重制约开关电路性能的各种因素,通过优化开关的时序,消除了电荷注入引起的非线性效应,并采用高电源电压抑制比的折叠结构运算放大器,以减轻电源噪声的影响,从而有效地改善了电路的精度。

摘要：提出了一种用于光通信前向纠错码译码的高速并行二进制BCH(Bose-Chaudhuri-Hocquenheim)译码器的电路结构。同时提出了一种新颖的伴随式并行计算的结构,该结构面积小速度快。针对纠错位数为3的情况,基于直接求解的判决树算法,推导出一组易于硬件实现的无除法的错误位置判决多项式,该推导方法可用于纠错位数少于5的情况。基于提出的并行结构,在SIMC0.18μm的标准CMOS工艺下,实现了8位并行处理(4359,4320)BCH的译码器,结果表明在面积为0.31mm2时,时钟频率可以达到248MHz,是串行译码器数据吞吐量的8倍,而面积不到串行译码器的2倍。

摘要：分析了沟道中超陡倒掺杂和均匀掺杂两种情况下超深亚微米MOS器件的总剂量辐照特性,主要比较了两种掺杂分布的器件在辐照情况下的泄漏电流与阈值电压的退化特性.结果表明,在辐照剂量500krad情况下,由于器件俘获的空穴量饱和,超陡倒掺杂的改善没有那么明显.但超陡倒掺杂的阈值电压漂移量比均匀掺杂的情况小约40mV.超陡倒掺杂有利于改善器件的总剂量辐照特性.文中还给出了用于改善器件辐照特性的超陡倒掺杂分布的优化设计,为超深亚微米器件抗辐照加固提供了依据.

摘要：提出了一种具有TDI功能的288×4扫描型红外焦平面读出电路。分析了TDI的工作原理及电路实现,给出了本类电路TDI功能的测试方法。实现了支持积分同时读出(IWR)的相关双采样(CDS)及其可测性设计。提出了一种大规模扫描型焦平面读出电路的低功耗设计方案。本文的设计结果经过了流片验证。

摘要：静态电流(IDDQ)测试的实现方法研究是IDDQ测试领域的重要内容之一,高速、高精度是共同追求的目标。通过分析测试向量改变时流过被测电路的电源电流变化情况,得出制约IDDQ测试速度的主要因素。基于此,采用CMOS0.5μm工艺参数、SPICE仿真工具和模拟集成电路设计规则,提出一种快速、高精度的BICS(片内电流监控器)的设计方案。设计中利用辅助的PMOS开关管和延迟电路,有效地解决测试速度问题。设计出的电路达到了100MHz的测试速率、1A测量精度、500mV的最大电源电压降、50μA以上的故障电流检测能力,可以满足一定的实际应用需要。