限定检索结果

检索条件"机构=北京工业大学电子信息与控制工程学院北京嵌入式系统重点实验室"
5 条 记 录,以下是1-10 订阅
视图:
排序:
1.8V高电源抑制比的CMOS带隙基准电压源
收藏 引用
北京工业大学学报》2007年 第10期33卷 1052-1055页
作者:方穗明 王占仓 高风北京工业大学电子信息与控制工程学院北京嵌入式系统重点实验室北京100022 
通过对电压源传统设计中关于速度、噪声、工作温度范围方面的研究,设计了一种带隙基准电压源.基于TSMC工艺套件的电路模拟仿真表明,该电路可在1.5~1.8V电压下正常工作,功耗小于0.5 mW,输出电压为1.25V,温度系数低于1.8×10^(-5)/℃...
来源:详细信息评论
5.8GHz/0.18μm低噪声放大器噪声分析
收藏 引用
北京工业大学学报》2006年 第5期32卷 396-399页
作者:陈建新 王文静 袁志鹏 张弛北京工业大学电子信息与控制工程学院北京100022 北京嵌入式系统重点实验室北京100022 
为了优化设计的5.8 GHz低噪声放大器(LNA)后仿真的各项性能指标,分析了LNA各部分寄生效应对整个电路噪声系数和增益的影响,提出了电路设计和版图设计中应采取的各种措施,使优化后的后仿真结果与前仿真结果基本一致.在考虑MOS管栅电阻...
来源:详细信息评论
多FPGA设计的时钟同步
收藏 引用
《计算机工程2008年 第7期34卷 245-247页
作者:宋威 方穗明 姚丹 张立超 钱程北京工业大学电子信息与控制工程学院 北京工业大学北京市嵌入式系统重点实验室北京100022 北京工业大学北京市嵌入式系统重点实验室 
在多FPGA设计中,时钟信号的传输延时造成了FPGA间的大时钟偏差,进而制约系统性能。为减少时钟偏差,该文提出一种多数字延迟锁相环(DLL)电路。该电路将时钟的传输电路放入DLL的反馈环路。利用DLL的延迟锁定特性,对FPGA间的时钟传输延时...
来源:详细信息评论
智能交通RFID与视频双机识别系统
收藏 引用
电子技术应用》2015年 第10期41卷 62-64页
作者:马昀骅 关宝璐 万培元 谢飞北京工业大学电子信息与控制工程学院北京市嵌入式系统重点实验室北京100124 北京工业大学电子信息与控制工程学院北京100124 
随着机动车保有量的大幅提升,由此引发的交通问题越来越严重,传统方法也越来越难以对车辆进行有效管理。设计了一种双机匹配识别系统,将RFID与视频识别融为一体,实现信息的自动采集以及前端匹配识别,达到在城市交通道路上对车辆的精确...
来源:详细信息评论
基于ASIC的无线局域网中数字基带AGC的设计
收藏 引用
《现代电子技术》2006年 第17期29卷 81-83,91页
作者:邹杨 林平分 王普 方穗明北京工业大学电子信息与控制控制工程学院北京100022 北京市嵌入式系统重点实验室北京100022 
AGC是无线通讯系统的重要组成部分。从工程设计的角度出发,阐述了如何使用专用电路而非DSP芯片来设计一个数字基带部分的AGC,以及AGC重要参数如何选择。此AGC已经通过了TSMC(台基电)0.18μm COMS工艺的综合与布局布线,并用于北京嵌入...
来源:详细信息评论
聚类工具 回到顶部