摘要：讨论一种面向片上系统(SOC)设计的基于指令集模拟器和硬件模拟器的软硬件协同验证方法。该方法能够在SOC设计的早期对整个系统功能进行验证,能够为设计者提供一个纯虚拟的软硬件协同验证环境。重点讨论协同模拟过程中软硬件交互事件的产生和处理方法,以及软硬件模拟器之间的同步和优化方法,并且给出了事件驱动硬件模拟器的协同模拟控制算法。最后给出了一个基于ARM7TDMI的设计验证实例。

摘要：在对Verilog和VHDL两种语言进行全面分析比较的基础上 ,依据统一的模拟时序模型和设计引用层次 ,采用模拟语义制导的方法完成从Verilog描述向VHDL描述的翻译转换 在保持功能等价和可综合性的同时 ,减少对语法和描述风格的限制

摘要：VHDL(VHSIC(very high speed integrated circuit) hardware description language)是描述数字系统的硬件描述语言,C++是编写顺序语句程序的高级编程语言.VHDL编译型模拟器需要采用具有顺序特征的C++语句表征具有并发特征的VHDL电路设计.提出了一种面向对象的VHDL-C++翻译方法,充分利用了这两种语言的面向对象的特征,采用C++类来描述VHDL的实体、结构体及进程等元素,并通过一个C++模拟调度核心完成了用顺序语句描述并发电路的工作.通过此方法可将VHDL源描述转化为功能等价的C++代码,并在模拟调度核心的调度下,使用顺序语句模拟出数字系统并发功能,完成编译型模拟器的构造,实现VHDL的高速模拟.用这种翻译方法翻译出来的C++代码具有结构清晰、可扩充性强的特点,与模拟核心形成的编译型模拟器的模拟速度相比,解释型模拟器速度有较大提高.该方法已在模拟系统中得以成功应用.最后给出了部分试验结果,进一步说明了算法的效率和优点.

摘要：本文扼要地论述了高级综合的过程和其中控制信息的提取与变换，实现了控制流综合与数据流综合结果的衔接，并对FPGAXilinx设计库单元映射成工艺相关的asic，直至生成FPGA器件．

摘要：提出一种基于执行路径的Petri网生成算法 ,该算法提取VHDL源描述中的功能和时序信息 ,生成与源描述完全等价的Petri网结构 算法采用条件树结构保存条件 ,语句执行条件和Petri网迁移条件都依据条件树生成 生成的Petri网能够准确地保存源描述中的I/O时序信息 ,形成调度过程中I/O操作处理的基础 从该结构出发 。

摘要：嵌入式系统协调设计中 ,通常采用协同验证方法检验系统设计的正确性 ,目前比较常用的验证手段有行为验证和基于处理器结构的指令集模拟 指令集模拟从底层时序关系模拟CPU功能 ,通过建立与硬件模拟器连结关系来验证软硬件接口 指令集模拟的主要特点是模拟精度高 ,但模拟速度慢 ,对于不同的CPU结构需要构造不同的指令集模拟器 文中研究一种基于RTOS实时嵌入式系统行为验证模型 ,通过扩展RTOS功能 ,建立RTOS软件模拟器 ,实现RTOS模拟器和VHDL/VerilogHDL协同模拟交互 RTOS模拟器把嵌入式软件功能代码、CPU接口代码以及定制硬件驱动代码分开 ,实现嵌入式软件设计与硬件平台的弱相关 。

摘要：提出一种在嵌入式系统软硬件协调设计中对系统功能进行验证的软硬件协同模拟方法 该方法使用指令集模拟器 (ISS)和事件驱动硬件模拟器分别完成软硬件的模拟 ,并采用C ++语言构造处理器的总线功能模型 ,实现软硬件模拟器的信息交互 重点讨论指令集模拟器、总线功能模型以及硬件模拟器协同模拟接口的设计与实现方法 。

摘要：寄存器传输级 (RTL)综合实现从 RTL 行为描述到门级结构描述的转换 ,是目前 EDA设计行业的主流设计方法 .算术操作符是 RTL综合中难于综合的一类操作符 ,文中详尽解释了 IEEE制定的有关算术操作符的各种限制 ,并对部分算术操作符的限制阐述了自己的观点 ;分析了各算术操作符的实现方案 ,并基于电路面积、电路速度 ,确定了适合 RTL综合的实现方案 ;最后 ,给出在自行开发的 RTL综合工具中进行的算术操作符综合测试 ,测试表明 。

摘要：提出一种快速嵌入式软件验证工具——RTOS软件模拟器。在RTOS软件模拟器验证方法中,利用RTOS模块化、层次化设计特点,快速实现嵌入式软件在不同目标机器间的代码移植,通过扩展RTOS API功能,建立硬件模拟驱动,实现软件模拟器和硬件模拟器通信连接和协同模拟同步控制。RTOS软件模拟器克服ISS速度低的缺点,从更高层次验证嵌入式软件功能。