摘要：本文以ＦＰＧＡ为目标讨论了高级综合与底层物理设计的衔接问题。所构成的系统可实现从ＶＨＤＬ行为级描述到ＦＰＧＡ芯片的自动设计。文中首先分析了实现这种衔接所面临的问题，然后阐明实现的方法并给出若干实例的运行结果。

摘要：建立数字系统的高层次ＶＨＤＬ语言行为模型，是应用ＶＨＤＬ语言及自动综合系统以自顶向下的方法进行大规模集成电路设计的基础．以ＲＩＳＣＳＰＡＲＣＭＢ８６９０１为例，讨论建立多级复杂流水线结构的ＶＨＤＬ语言高层次行为模型的方法，同时对相关问题进行分析．

摘要：针对在实现ＨＬＳ／ＢＩＴ（ＨｉｇｈＬｅｖｅｌＳｙｎｔｈｅｓｉｓ／ＢｅｉｊｉｎｇＩｎｓｔｉｔｕｔｅｏｆＴｅｃｈｎｏｌｏｇｙ，北京理工大学高级综合）系统时，需建立工艺单元的延时模型、面积模型及其ＶＨＤＬ模拟模型库进行讨论，并给出建立上述诸模型的方法．用此方法建立的ＶＨＤＬ模型可嵌入到大多数ＶＨＤＬ模拟器，从而实现工艺相关的“后模拟”，这对高级综合器的使用者十分有用．因此，本方法具有一定普遍意义．

摘要：越来越多的高级综合系统采用或接受ＶＨＤＬ语言作为设计输入，但ＶＨＤＬ语言的语义本质是基于模拟而非基于高级综合的，许多语法现象不能或不适于进行综合．本文系统地分析了ＶＨＤＬ语言的可综合性问题，详细讨论了ＶＨＤＬ语言的各种语法现象的可综合性，并结合实际系统分析了ＶＨＤＬ语言高级综合子集的确立及实现方法．

摘要：文中较全面地研究了ＶＨＤＬ等硬件描述语言中关系运算的综合及其优化方法，提出了根据关系运算在描述中的不同情形采取不同综合方法的策略，给出五种实现关系运算的方法——使用标准的比较功能部件；将关系运算转化为算术运算；变元间的关系运算变换成逻辑运算；变元与常量间的关系运算变换成逻辑运算；关系运算与算术运算合并综合，及其算法和应满足的条件．

摘要：为了提高ＶＨＤＬ模拟器运行速度，使用了一种基于周期算法．这种算法利用同步电路的特点，通过忽略周期内部的定时信息得到很高的模拟性能．其缺点是这种算法只适用于同步描述．在实现ＶＨＤＬ模拟器过程中，设计了基于周期算法模拟核心和事件驱动算法模拟核心，对同步描述和非同步描述分别使用不同的模拟核心模拟，体现了协同模拟概念．经过实验，可知基于周期算法可以比较显著地提高ＶＨＤＬ模拟器速度．

摘要：由于寄存器传输级 (RTL)行为描述可以精确地确定数字系统的操作 ,所以寄存器传输级综合成为当前EDA行业的主流设计方法 .实现从寄存器传输级行为描述到门级结构描述转换的 RTL 综合 ,是组合逻辑 /时序逻辑综合理论在 HDL(硬件描述语言 )上的具体应用 .设计寄存器传输级综合工具的基础是格式判别 ,即将行为描述中的组合逻辑与时序逻辑区分开来 ,利用组合逻辑综合与时序逻辑综合分别进行处理从而完成寄存器传输级综合 .在分析和总结寄存器传输级行为描述规律以及逻辑综合局限性的基础上 ,论述格式判别的必要性、可行性、有效性 ,提出一种易于实现的格式判别方法 .该方法利用赋值语句为核心的中间数据格式以及逻辑综合所能接受的内部格式 (多维体 ) ,将复杂的寄存器传输级行为描述分解为各个赋值语句组 ,根据赋值语句组中的各条赋值语句的条件判断此赋值语句组是组合逻辑还是时序逻辑 ,并生成不同层次、功能相对独立的 RT单元以便利用对应的组合逻辑综合或时序逻辑综合处理此 RT单元 ,从而在实现 RTL 综合的过程中使组合逻辑综合和时序逻辑综合得到最大限度的重用 .最后文中给出一些测试实例和结果分析 .通过测试实例和结果分析表明该文提出的方法不但有效地区分了组合逻辑和时序逻辑 ,而且由于通过对组合?

摘要：高级综合结果中常量元件和输出悬空端口导致门级工艺映射结果中存在显式冗余 .显式冗余无助于提高电路性能 ,反而增加功耗 ,降低电路的可测试性 ,使电路面积增大 ,应予消除 .文中提出了显式冗余的队列循环优化算法 ,完全消除了此类冗余 ,从而有效地减少了生成电路的基片面积 ,提高了电路的可测试性 .

摘要：研究了微观分子运动的仿真问题,提出了一种利用分子运动三维坐标数据得到分子运动三维动画仿真系统的设计和实现方法。首先给出系统的分子动力学数学模型、基于OpenGL的坐标变换模型及光照模型等,然后给出系统的数据处理、图形仿真和人机交互三个主要模块的设计和实现方法。最后使用该方法实现了一个液态金属分子运动的实时仿真系统。

摘要：设计了一种可应用于国家标准AVS(Audio Video Coding Standard)的变字长解码器,根据码流特点进行硬件模块划分;采用桶形移位器并行解码,每个时钟解一个码字,采用Verilog语言进行设计、模拟,通过了FPGA验证。用0.18μmCMOS工艺库综合,电路规模为1.6万门左右,最高频率能够达到166MHz,可实时解码720p/1080i高清AVS码流。