摘要：基于HomePlug AV协议设计了一款在电力线载波通信SOC芯片中得到广泛应用的信道交织/解交织器,通过设置不同的文件顶层配置参数,可以使交织/解交织器以半双工方式工作在芯片中.该设计通过算法实现、寄存器级(RTL)设计并进行ModelSim和Synopsys仿真及DC综合后仿,成功地证明了设计的正确性.在100 MHz工作频率下运用DC综合工具进行时序时序分析可以得知,slack(MET)为2.45,面积为22 702.048 020μm^2,功耗为658.043 4μW.

摘要：设计了一款基于SMIC 0.18μm标准CMOS工艺的14-bit CMOS分段式数模转换芯片.采用5+4+5分段式结构,通过二进制计码和温度计码结合的方法对输入数字量进行译码.通过使用高输出阻抗的共源共栅电流源结构提高了DAC整体性能.采用了Q2随机漫步选择方法对电流源和开关阵列进行版图布局,保证了版图的对称性和减少梯度误差的影响.最终在信号频率为0.999 3MHz,采样频率为200MHz的情况下,SFDR后仿真结果超过90dB.

摘要：为了保证运算放大器在深亚微米量级也能提供足够的增益,三级运算放大器的研究成为近年的热点内容。基于SMIC 0.18μm工艺设计了一种三级运算放大器,前两级采用折叠共源共栅结构,在提供足够直流增益的同时增加了输入输出摆幅,并且采用DFCFC补偿方案使整体性能得到优化。在3.3V电源电压下,负载为5pF电容时,直流开环增益为155dB,单位增益带宽达到了32 MHz,相位裕度为56.09°。仿真结果表明,设计的三级运算放大器具有较理想的频率响应和瞬态响应,并且所需的补偿电容值较小,芯片面积得到优化,较容易在CMOS工艺下实现。

摘要：设计了一款用于32寸液晶电视的150 W超薄高效电源,提供三路输出,分别给待机电源提供5 V电压,音响提供12 V电压和LCD液晶屏提供24 V电压。在半桥LLC串联谐振转换器中,传统的同步整流技术采用的是整流二极管,通过采用整流MOSFET来减小输出的损耗,从而提高了电源效率。通过采用卧式骨架和细长型电解电容,使整个电源的厚度仅为13 mm,长和宽都为15 cm。

摘要：研制一种应用于毫米波制导仿真实验的大规模雷达喇叭阵列控制系统并进行实现;针对采用的三元组天线阵列结构,对上位机和下位机进行软件实现,对由RS485收发板和TTL控制板组成的阵列控制系统进行设计并进行利用FPGA进行实现,对整个控制系统进行软硬件协同仿真;最终对阵列控制系统采用Xilinx公司Virtex-4系列的XC4VSX55-10FFG1148C器件进行综合,差分传输逻辑和TTL控制逻辑分别占用4353LUTs和5565 LUTs试验证明,该系统在硬件规模和性能上都满足设计要求,具有很好的应用前景。

摘要：高速高精度模数转换器(ADC)一直是研究热点,相应地ADC的测试技术显得尤为重要;文章首先对ADC动静态参数进行研究,利用概率统计理论得到性能参数的数学表示;然后提出一种ADC动静态参数测试电路实现方案,利用上述性能参数的研究成果和提出的测试电路,对所设计的一种12位50MHz流水线ADC性能参数进行测试,并基于Matlab工具对测试数据进行分析,得到SFDR为65dB,ENOB为9.1位,SNR为56.9 dB,SNDR为56 dB,INL为1.8LSB,试验数据证明了测试方案的可行性。

摘要：设计了一种升压型恒流LED驱动芯片,驱动电流可由外接电阻从15~300 mA任意调整,输入电压为2.8~5.5 V,输出电压最高可达38 V。设计固定开关频率为1 MHz,应用时只需很小的外接电感即可。相对于其他驱动器电路,该驱动器增加了过压保护电路,无需外接稳压二极管,降低了应用成本。采用上华0.5μm BCD工艺完成芯片的设计,传输效率高达94%。

摘要：对具有涓流、恒流和恒压等多模式充电锂电池线性充电器进行研究,提出了新型的恒流、恒压充电电路;对充电环路的稳定性进行研究,利用新型电路结构提高环路稳定性;最后,基于CSMC 0.5μm混合CMOS工艺,对整个芯片进行实现。后仿真结果表明,芯片具有高精度、高稳定性的特点。

摘要：采用一种新型数字校准算法,改变了传统方法对电流源单元总是从最低位地址选取的方法,通过对电流源单元选取起点和终点的计算和存储,对电流源单元采用"选取方向随机"和特殊代码全随机选取的办法,将电流源的失配转换为白噪声并有效提高了DAC的动态性能.在采用SMIC18 1P6M工艺的情况下获得的后仿真结果表明,相对于不加校准的设计,SFDR从88.3dB提高到92.3dB,而总体芯片面积不变.

摘要：基于SMIC 0.18μm CMOS工艺,设计了一种10位自补偿逐次逼近(SAR)A/D转换器芯片。采用5+5分段式结构,将电容阵列分成高5位和低5位;采用额外添加补偿电容的方法,对电容阵列进行补偿,以提高电容之间的匹配。采用线性开关,以提高采样速率,降低功耗。版图布局中,使用了一种匹配性能较好的电容阵列,以提高整体芯片的对称性,降低寄生参数的影响。在输入信号频率为0.956 2MHz,时钟频率为125MHz的条件下进行后仿真,该A/D转换器的信号噪声失真比(SNDR)为61.230 8dB,无杂散动态范围(SFDR)达到75.220 4dB,有效位数(ENOB)达到9.87位。