摘要：为提高光电探测器的读出性能,设计的电容互阻放大器(CTIA)注入效率大于99%,线性度达99.84%。相关双采样电路(CDS)采用不同控制时序,读出电路可以工作在噪声抑制模式和两次采样模式。噪声抑制模式时读出电路平均噪声为0.91 mV,动态范围为66.85 dB,两次采样模式平均噪声为5.82 mV,动态范围扩展到90.82 dB。

摘要：对In0.53Ga0.47As/InP雪崩光电二极管(APD)探测器进行了特性分析。以大阵列研究为基础,结合器件特性设计了一个2×8低噪声读出电路(ROIC),电路主要由电容反馈互阻放大器(CTIA)和相关双采样(CDS)电路单元构成,并对读出电路的时序、积分电容等进行了设计。电路采用0.6μm CMOS工艺流片,芯片面积为2 mm×2 mm,电荷存储能力为5×107个,功耗小,噪声低,设计达到预期要求。

摘要：提出了一种自校准频率综合器,通过采用开关电容阵列使该设计具有较低的相位噪声和较宽的调谐范围。自校准控制回路的引入,使该综合器能根据输入参考频率,温度,分频比等参数自动调整开关阵列中开关的开启和关断,达到快速锁定的目的。采用SMIC 0.18μm CMOS工艺进行仿真,结果显示,频率综合器输出频率范围从2.06GHz至3.43GHz(50%),最差相位噪声为-127.9dBc/Hz@1MHz,在1.8V电源电压下,频率综合器的功耗约为12mW。