摘要：为满足像素探测器数据处理的需求,设计了一款数据处理器。该处理器采用高速浮点计算,满足大部分常用的数据计算需求,定制的硬件计算单元可大幅缩短计算时间。自定义指令集和编译器,使用编译器分担部分处理器的硬件功能,简化硬件设计。FPGA原型验证通过处理十组数据与电脑计算的结果进行对比,平均值计算误差0.0013%,均方根误差4.15%。测试结果表明:该处理器可实时处理数据,减小传输数据量,简化前端电子学,能适应不同的应用需求。

摘要：基于GSMC 130 nm工艺设计并制备了一款4通道垂直腔面发射激光器(VCSEL)阵列驱动电路芯片。该芯片核心电路主要包括限幅放大器(LA)、输出级驱动电路、带隙基准电压源、8 bit数模转换器(DAC)电路等。输出级驱动电路将LA输出的电压信号转换成电流信号,并配合偏置电路驱动VCSEL,实现调制发光,其中LA采用有源电感峰化结构,其峰化强度可通过DAC进行配置,输出级驱动加入前馈电容补偿技术以拓展带宽。在典型输出配置(输入差分峰峰值200 mV、5 Gbit/s的PRBS7信号)下,每个通道可输出最大12.5 mA的调制电流和2 mA的偏置电流。芯片实测结果表明,在典型输出配置下得到干净清晰的5 Gbit/s眼图,每个通道的总抖动为31.535 ps,功耗为84.5 mW。

摘要：基于TSMC 180 nm工艺设计并流片测试了一款用于高能物理实验的电子读出系统的低噪声、低功耗锁相环芯片。该芯片主要由鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和分频器等子模块组成,在锁相环电荷泵模块中,使用共源共栅电流镜结构精准镜像电流以减小电流失配和用运放钳位电压进一步减小相位噪声。测试结果表明,该锁相环芯片在1.8 V电源电压、输入50 MHz参考时钟条件下,可稳定输出200 MHz的差分时钟信号,时钟均方根抖动为2.26 ps(0.45 mUI),相位噪声在1 MHz频偏处为-105.83 dBc/Hz。芯片整体功耗实测为23.4 mW,锁相环核心功耗为2.02 mW。

摘要：为满足高速数据传输系统对高速低抖动采样时钟的需求,通过Simulink行为级建模验证和Cadence工具设计仿真,基于TSMC 180 nm BCD工艺设计制造了2.2 GHz电荷泵锁相环芯片,并进行了测试。锁相环电路在电荷泵中采用带反馈运算放大器的低漏电流结构,获得精准稳定的充放电电流;在压控振荡器中采用具有对称负载特性的延时单元及带反馈的自偏置电路,提高抗噪声能力。锁相环在1.8 V工作电压下,输入基准时钟为50 MHz时,功耗为32 mW,输出时钟频率为2.2 GHz,均方根抖动为1 ps;在1 MHz频率偏移量下,相位噪声为-87.84 dBc/Hz;在10 MHz频率偏移量下,相位噪声为-112.55 dBc/Hz。测试结果表明,所设计的锁相环电路可稳定输出低噪声的2.2 GHz时钟信号。

摘要：为了缩小温度传感器占用芯片面积及减少使用芯片引脚个数,采用一种新型片上CMOS温度传感器结构。该结构将带有温度信息的PNP型晶体管的基-射电压VBE与斜坡发生器输出电压进行比较,其比较结果以脉宽形式输出。在片外通过测量输出脉宽宽度从而得到芯片内部温度。该温度传感器仅需消耗一个引脚即可完成“上电测量-测温读出-断电停止测温”的整个过程。通常,温度传感器处于断电状态,仅在需要测量温度时开始工作,达到了降低功耗的目的。该电路采用0.35μmCMOS工艺设计,版图面积仅有0.0024mm^2。通过后仿真,测得温度测量精度为0.5℃。室温下,3.3V电源供电时,动态功耗210μW、静态功耗180pW。

摘要：为了验证MIC4(MAPS In CCNU 4)像素传感器数字读出系统功能和提高测试平台的重用性,结合UVM验证方法学的高效性及UVM验证平台可重用性的特点,搭建了层次化的模块级验证平台由于该测试平台是层次化的模块级验证平台,只需修改验证平台中个别的元件达到重用的目的。验证结果分析表明,MIC4像素传感器读出系统验证平台移植到UVM中,可以提高验证的效率。

摘要：设计了一种基于TowerJazz 180 nm CMOS工艺的低抖动集成锁相环芯片。分别从鉴频鉴相器(PFD)、电荷泵(CP)、压控振荡器(VCO)、环路滤波器(LPF)等多个环路模块分析介绍了减小输出时钟抖动的方法和具体电路实现。采用Cadence仿真软件对整个电路进行仿真,后仿真结果表明该锁相环芯片性能指标良好:工作电压1.8 V,调频范围为1.24~2.95 GHz,输出时钟中心频率为2.56 GHz,锁定时间小于2μs,相位抖动约为1.7 ps。

摘要：基于实现高精度时间测量的同时又具有大动态范围的目的,文中介绍了一款基于计数时钟在GSMC 130 nm工艺下设计的两步式TDC,电源电压为1.2 V。该设计的核心电路主要包括计数器型TDC、延迟链型TDC、高精度延迟单元、相位检测和移位寄存器。采用粗计数与细计数相结合的方法,通过外部可调电压实现高精度延迟单元的延时可调,抵消因PVT等外部因素导致的延迟单元延时的随机变化,从而有效提高TDC的精度。仿真结果表明,TDC的分辨率最高为70 ps、动态范围为640 ns、RMS约为3 ps、功耗约1.36 mW、面积为300μm×40μm。

摘要：在高能物理实验中,需要在探测器范围内准确测量粒子的时间和位置信息,因此需要大型像素阵列。当像素探测器在有限的区域内形成统一的模块时,多控制器互连和像素阵列的控制将变得复杂。文中提出了一种可重构的数字读出系统来克服这个问题。处理器包括三部分:核心模块、通信接口和像素扫描阵列。处理器的核心模块是基于RISCV指令集的低功耗CPU;通信接口能够在核心控制器之间进行数据交换和程序烧录;像素扫描阵列支持256×256像素点,并且扫描面积和像素阈值可以根据不同情况下的要求进行配置。该原型已成功建立并通过仿真验证,130 nm工艺下处理器面积为7.68 mm^(2),在40 MHz频率下的动态功耗为53.0249 mW。

摘要：本设计采用国内GSMC130nmSOICMOS工艺设计了一款10Gbps的激光器驱动芯片。电路核心部分由限幅放大级、输出驱动电路、8bitDAC电路、偏置基准电路等组成。其中,为了在130nm工艺下实现10Gbps速率,限幅放大级采用共享电感并联峰化技术实现带宽拓展,同时兼顾了面积与功耗的考量。该芯片整体面积为2.16mm×1.24mm,采用1.2V电源供电,后仿真结果表明,在典型输入差分200mV、10Gbps的激励信号下,可提供2~8.6mA范围可调调制电流和1~3mA范围可调偏置电流。在典型配置下,输出5mA调制电流和2mA偏置电流,总功耗为51.2mW,输出眼图张开且清晰。性能指标可以满足光纤通信系统和快速以太网的应用。