摘要：为了提高现有航迹规划系统的实时规划能力,对基于分层策略的航迹规划方法中全局规划部分进行改进,提出了基于病毒遗传算法的快速规划方法。分层策略的航迹规划包括全局规划和局部规划,由于对不同性质的约束条件分阶段进行处理,该方法降低了航迹规划的计算复杂度。但全局规划采用的标准遗传算法仍存在早熟和局部收敛慢的问题。针对这些缺陷,采用病毒遗传算法进行改进。结合航迹规划的领域知识,给出了病毒种群的编码方法并设计了特定的病毒感染算子,使航迹寻优效率得以提高。仿真实验表明,在相同约束条件下,该方法能更快生成满足战术要求的航迹。

摘要：针对高空无人机航拍序列图像的实时图像压缩问题,设计了一种基于单应变换的可精确定比的高压缩性能低计算复杂度航拍序列图像压缩算法.该算法使用机载惯导数据进行编码帧组划分并获得中间帧相对于首尾帧的初始单应变换,进而通过多子区匹配实现对单应矩阵的快速精确求解,然后通过单应变换来实现对中间帧的整体运动估计和补偿,最后用JPEG2000算法对帧组数据进行整体压缩.实验结果表明,相对于传统算法,该算法具有计算复杂度低、压缩比高、保真度好、可精确定比压缩的优点.

摘要：将三维表面匹配领域的自旋图(spin-images)方法运用于扫描激光雷达自动目标识别中,基于自旋图特征,提出了平均最大相似性度量、候选对应关系数目、几何一致性筛选后对应关系数目、分组筛选后最大组的对应关系数目这4个识别指标,并将其组合构成组合识别准则,从而进行三维目标识别。同时针对实际应用需求,进一步研究了点云空间分辨率、激光雷达测距误差以及遮挡对目标识别率的影响,为激光雷达三维目标识别系统的设计提供了参考。

摘要：对称负载一经提出后,由于其对称性好、高线性度、易于实现等优点而在电荷泵锁相环压控振荡器的设计中广泛采用.文中就对称负载的I-V特性在一级近似模型下进行理论分析,并采用SMIC 0.18μm CMOS工艺库进行仿真,在一阶模型近似下的仿真结果与理论推导完全一致.此外,从影响压控振荡器性能的角度,对于对称性负载设计参数的选取给出了指导性意见.

摘要：通过一个图像处理SoC的设计实例,着重讨论在物理设计阶段降低CMOS功耗的方法.该方法首先调整PAD摆放位置、调整宏单元摆放位置、优化电源规划,得到一个低电压压降版图,间接降低CMOS功耗;接着,通过规划开关活动率文件与设置功耗优化指令,直接降低CMOS功耗.最终实验结果表明此方法使CMOS功耗降低了10.92%.基于该设计流程的图像处理SoC已经通过ATE设备的测试,并且其功耗满足预期目标.

摘要：为了克服高精度浮点FFT处理器具有较大资源开销的设计瓶颈,采用基于单口存储器的FIFO构建共享蝶形结构的R2/22SDF流水可配置结构.采用适合浮点设计的基2/22算法实现流水结构,不仅有利于可配置电路的实现,还能够有效减少复数乘法次数,提高复数乘法器的计算效率.采用双倍数据位宽的单口存储器实现FIFO存储器,有效避免了双口存储器面积和功耗较大的问题.改进的蝶形共享结构实现两级蝶形的合并,解决了单路径延迟反馈流水线结构蝶形单元利用率低的问题.与传统流水线结构FFT处理器设计相比,有效降低了浮点设计中的资源开销,提高了计算单元的利用效率.

摘要：提出了一种基于FPGA实现的新型2-D卷积器结构.该结构占用硬件资源少,外部带宽只需1pixels/clock.与传统的卷积器相比,不仅资源耗用减少95%以上,并且可以依据系统实时性要求调整吞吐率,带来了系统设计的灵活性.在Altera EP4SGX230KF40FPGA上实现结果表明,对于5×5大小的图像卷积,达到90Mpixels/s的吞吐率,满足大多数图像处理系统的实时性要求.

摘要：提出了一种能够实时实现多值图像连通域标记算法的ASIC系统结构.该器件采用基于像素的图像连通域标记算法,通过分析存储器需求,减少了片内存储器容量,以及存储器访问所需要的时钟周期数,使图像标记的总时钟数降为N×M×4,N为图像行数,M为列数.仿真结果表明,ASIC能够满足大部分实时目标识别系统的要求.

摘要：传统A*算法在进行具有端点方向约束的航迹规划时,由于缺乏方向引导而导致效率低下。针对该问题,提出一种动态引导A*算法。在原有A*算法的基础上引入动态变化的引导点,给出引导点的设置策略,构造新的代价函数,设计引导点的切换方法。实验结果表明,在进行具有端点方向约束的航迹规划时,通过设置合适的引导点参数,该方法可以规划出从起始点的特定方向出发、并沿指定方向到达目标的飞行航迹,且与传统A*算法相比,其规划速度能够提高10倍以上。

摘要：非阻塞Cache是指Cache在等待预取数据返回时,还能继续提供指令和数据.首先分析了多线程非阻塞Cache的处理器需求,然后提出其时序要求和一种实现方案.利用SystemVerilog对该方案进行RTL级建模和性能评估.仿真结果表明,该方案可以很好地应用于多线程、乱序执行处理器的指令引擎设计之中.