摘要：提出了一种全新的超高频RFID读写器采样判决器设计方案。为了适应RFID系统的实时性特点,该方案采用相关函数算法,自动跟踪信号频率,能够适应频率偏差±22%的信号环境,进而实现相关判决。采取Matlab,Synplify,Quartus II联仿方法,进行时序仿真。基于SMIC 0.18μm CMOS工艺,完成门级网表的设计和后仿真,综合后电路总面积约为0.6mm2,功耗约为300μW。仿真结果表明,可以对31~720kHz数据进行正确的判决处理。该方案采用相关函数算法,替代一般的数字锁相环结构,节省功耗约80%,提高响应速度约50%。在信噪比为7dB时,该方案比过零检测结构的判决误码率降低约90%。

摘要：设计了一种应用于UHFRFID阅读器的恒定调谐增益LC-VCO。VCO采用互补交叉耦合结构实现较高电源利用效率，偏置电路采用电压调节结构有效抑制电源引入的噪声。提出创新的分布式偏置容抗管阵列，以实现恒定调谐增益。电路采用TSMCO．18μmCMOSRF工艺设计。仿真结果表明，VCO的频率调谐范围为1．61～2．03GHz，在1MHz频偏处，相位噪声为-127dBc／Hz，电源电压1．8V，电路消耗的总电流为3．4mA。电路在保证低相位噪声和低电源噪声灵敏度的同时，工作频带内调谐增益的变化控制在±7%以内。

摘要：介绍了一种用于RFID系统的有源RC低通滤波器。该滤波器是一个6阶巴特沃斯型滤波器,包含三个级联的Tow-Thomas二次节。采用直流失调消除电路,有效地降低了直流失调;使用自动频率校准电路来消除温度、工艺和电压波动等对滤波器截止频率的影响。仿真结果显示,该滤波器电路的截止频率可达1.3 MHz,通带增益6dB,12dB,18dB,24dB可调,调谐精度为5%,线性度IIP3可达到17.6dBm。电路采用TSMC 0.18μm CMOS工艺实现,面积为0.6mm2,工作电压为1.8V,消耗电流3mA。

摘要：介绍了一种采用0.35μm CMOS工艺制作的LDO电路。电路采用工作在亚阈值区的跨导放大器使得电路工作在超低静态电流下,因此实现了超低静态功耗和高效率性能。整个电路所占面积约为0.8 mm2,在典型工作状态下电路总的静态电流约为500 n A,最大负载电流为150 m A。电路输入电压为3.3 V^5 V,输出电压为3 V。

摘要：为了进一步降低ARM Cortex M0处理器的功耗,提出了一种基于In-Situ AVS(Adaptive Voltage Scaling)技术的低功耗电路实现方法.该方法通过电路的路径延时估算出监测窗口大小(ΔT)和电压调整的错误(pre-error)数量阈值(nlimit),将部分关键路径的触发器替换成实时延时检测电路,对重要的几条路径的延时和错误进行实时监测,经AVS控制单元和电压调整模块随着PVTA的变化自适应地调整电压,有效地降低电路功耗.在SMIC 180nm工艺下设计了一款ARM Cortex M0处理器,将此方法应用于处理器的一个关键模块,即AHB到APB的桥接电路(AHB_to_APB).测试结果表明,在一个观测区间(N=1 000)内错误率为8.9E-4时,电路功耗降低了28%.

摘要：针对组合公钥(CPK)中的密钥碰撞和种子密钥矩阵的存储空间问题,提出了一种系数重映射方法,并设计了种子矩阵因子的选取规则。首先,在标识映射环节后,把产生的二进制比特流划分为系数序列和行序列;然后,按照重映射规则对系数序列进行映射,消除值为0的系数,削减了种子矩阵的存储空间;其次,在种子矩阵生成环节,基于系数重映射方法设计选取矩阵因子的规则,使产生的密钥不会发生碰撞;最后,根据行序列以及递增的列序列,选取公、私钥因子,并依据系数序列和公、私钥因子,计算公私钥。理论分析结果表明可以优化存储空间,解决密钥碰撞问题。

摘要：针对传统ADC转换精度较低的缺陷,提出一种24位高精度Σ-ΔADC的系统设计方法,并完成了数字抽取滤波器的版图设计.数字抽取滤波器主要由控制模块、7级CIC滤波器、FIR补偿滤波器、FIR抽取滤波器组成.采用抽取因子可调的多级CIC抽取滤波器结构,有8种输出采样率可供选择,以适应带宽不同的信号.整体滤波器的通带波纹小于0.05dB,阻带衰减不低于130dB.采用通道间时分复用的方法,相比传统时分复用进一步减少了电路中加法器和乘法器.采用SMIC 0.18μm CMOS工艺实现,芯片面积平均每通道约为0.81mm2,输出采样率为500SPS时,平均每通道功耗约为18.26mW.

摘要：早期近距离无线通信技术(near field communication,NFC)标准规定13.56 MHz无线通信卡的数据速率最高到848 Kbps,在智能手机NFC技术广泛应用的背景下,通信要求达到超高数据速率(very high bit rate,VHBR)。近场通信卡(proximity integrated circuit card,PICC)接收电路数据速率提升的难点主要在于移幅键控法/移频键控法(amplitude-shift keying/phase-shift keying,ASK/PSK)接收器的设计,其在实际应用中受码间串扰(inter-symbol interference,ISI)、功耗、电路复杂度等限制。针对以上问题,提出一种完整的低功耗PICC解调解码电路设计,包含高定时精度的全数字定时恢复电路。设计实现采用标准0.18μm互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)工艺,实现了147 pJ/bit的能效,可应用于ASK 0.106~3.39 Mbps数据速率通信。

摘要：为了满足目前物联网低成本、低功耗与较高线性度的市场应用需求,提出了一种高线性度的2.4 GHz功率放大器(PA)。该功率放大器为两级结构,为了提高增益的同时保持较低的静态功耗其驱动级采用了电流复用两级共源放大结构,并且使用了两级失真抵消的方法减小了晶体管跨导非线性的影响,同时采用二极管线性化偏置来补偿寄生电容非线性导致的增益压缩现象。该功率放大器采用0.18μm CMOS工艺,后仿真结果表明,在2.4 GHz工作频率下,该PA小信号增益为30 dB,输出1 dB压缩点为22 dBm,静态功耗为53 mW,功率附加效率峰值为31%。

摘要：基于0.5μm BCD工艺,设计了一种用于低边电流检测的可编程增益放大器(Programmable Gain Amplifier,PGA)。采用了电流模闭环可编程增益放大器结构,将传统电压模反馈电阻网络对采样电路的漏电流影响减小到纳安级别。设计了一种全差分高精度可变跨导放大器,给PGA提供了更加精准的可变增益。仿真结果表明,PGA放大倍数为4时,测量误差为0.2%,PGA放大倍数为256时,测量误差为3.11%,总谐波失真小于0.021%,芯片面积为1.5 mm×1.5 mm。