摘要：针对传统的复接器（MUX）因没有集成时钟电路而限制了其集成度及应用的问题研究了复接器与时钟电路的集成，并采用中芯国际（SMIC）0．18μm互补金属氧化物半导体（CMOS）工艺设计并实现了一个片内集成时钟产生功能的10Gb／s半速率2：1MUX电路。整个电路由5Gb／s时钟提取电路（CEC）和10Gb／s半速率2：1MUX电路构成。CEC从一路输入数据中提取出5GHz时钟提供给MUX电路。CEC由鉴频鉴相器（PFD）、电压／电流转换电路、环路滤波器及压控振荡器（VCO）构成。Pottbacker型PFD不但可以大幅度扩展环路的捕获带宽，并且由于它能够容忍高达±45。的正交相位误差，因而三级环形VCO能够被采用。测试结果表明，该电路无需任何参考时钟、外接元件及外部手动调谐即可工作。整个芯片面积为670μmX760μm，在1．8V电压下，功耗为180mW，其中核心功耗占60％。

摘要：采用标准0.18μm RF CMOS工艺,设计了一种低相位噪声正交压控振荡器(QVCO)电路。该QVCO电路采用了两种新技术:分裂转换偏置与电容耦合技术。该电路不仅获得较好的相位噪声,还具有良好的相位误差。仿真结果表明,1.8V电压下,电路功耗为10.28mW。实现了848.1MHz^1.048GHz的调谐范围,输出频率为920MHz时,在频偏1MHz处,相位噪声为-127.5dBc/Hz,相位误差最小可达到0.01°。

摘要：基于SMIC 0.18μm CMOS工艺,设计了一种适用于数模或模数转换等模数混合电路的低温度系数、高电源抑制比的带隙基准电压源。针对传统带隙基准源工作电压的限制,设计采用电流模结构使之可工作于低电源电压,且输出基准电压可调;采用共源共栅结构(cascode)作电流源,提高电路的电源抑制比(PSRR);采用了具有高增益高输出摆幅的常见的两级运放。Cadence仿真结果表明:在1.8 V电源电压下,输出基准电压约为534 mV,温度在-25～100℃范围内变化时,温度系数为4.8 ppm/℃,低频电源抑制比为-84 dB,在1.6～2.0 V电源电压变化范围内,电压调整率为0.15 mV/V。

摘要：基于具体的系统需求,采用标准0.18μm CMOS工艺,设计了一种半速率bang-bang型时钟与数据恢复(CDR)电路。该CDR电路主要由改进型半速率鉴相器、带粗控端的环形压控振荡器(VCO)以及信道选择器等模块构成。其中,改进型半速率鉴相器通过增加四个锁存器,不但能获得较好的鉴相性能,还能使分接输出的两路数据自动实现相位对齐。带粗控端的环形VCO能够解决高振荡频率范围需求与低调谐增益需求之间的矛盾。信道选择器则能解决信道交叉出错问题。仿真结果表明,电路工作正常,在1.8V电压下,电路功耗为140mW,恢复出的时钟和数据抖动峰峰值分别为3.7ps和5ps。

摘要：随着集成电路规模的不断增大,其设计成本越来越高,设计周期也随之变得更长,以遗传算法为代表的现代优化算法提供了一种提升电路设计效率的有效途径。文章从描述具体电路实例入手,阐述了遗传算法应用于模拟﹑射频与数字集成电路设计中的研究现状和成果。针对集成电路设计的不同应用方向,深入探讨了各种电路的拓扑结构,以及算法在编码方式、适应度函数和交叉机理等方面的改进,并对遗传算法在未来集成电路设计中的应用进行了展望。

摘要：基于SMIC 0.18μm CMOS工艺,设计了一种应用于超高频(UHF)射频识别(RFID)系统零中频接收机的混频器。在对传统吉尔伯特混频器的噪声指标进行深刻分析的基础上,采用动态电流注入技术,设计出了一种低噪声、高线性度的混频器。动态注入电路有选择地向跨导级注入适当电流,大大抑制了开关管中的闪烁噪声,从而提高了混频器的整体噪声性能,同时又不影响混频器的线性度。在1.8 V电源电压下,仿真显示,该混频器取得11.3dB的噪声系数、-5.58 dBm的输入1 dB压缩点、26.04 dB的转换增益。芯片仅消耗7.2 mW功耗,占用404μm*506μm芯片面积。