摘要：针对卷积神经网络存在运算量大、资源要求高的问题,本文提出一种易于在移动端低功耗嵌入式设备上布置的二值化神经网络(Binary Neural Network,BNN)图像分类模型,并提供了其在ARM(Advanced RISC Machines)+FPGA(Field Programmable Gate Array)异构系统上的硬件加速设计。通过将卷积的累乘加运算转化为简单的同或运算(Exclusive NOR,XNOR)和位计数运算(population count,popcount),降低了运算复杂度和片上资源要求;利用数据复用、流水线设计和并行计算提升整体运算速度;针对CIFAR-10数据集进行图像分类识别,利用Vivado HLS工具在FPGA平台上完成该网络模型的部署。在PYNQ-Z2平台上进行测试的实验结果显示,在100 MHz工作频率下,部署在FPGA端的网络模型对任意尺寸的图像输入经过PS(Processing System)端裁剪后整体处理速度可达约631 FPS,运行总时间仅约1.58 ms。

摘要：脑电信号与人类情绪具有强相关性,情绪脑网络的节点重要性研究为分析情绪脑机制提供了有效手段。本文采用一种新的节点重要性排序方法--加权K-阶传播数法,设计实现了一种情绪脑网络的分类算法。首先基于DEAP情绪脑电数据构建互样本熵脑网络,对正、负情绪下的脑网络分别进行节点重要性排序,以获得多阈值尺度下的特征矩阵。然后通过特征提取和支持向量机实现对情绪的二分类,分类准确率达到83.6%。结果表明采用加权K-阶传播数法提取脑网络节点重要性特征进行情绪分类研究是有效的,为复杂网络的特征提取和分析提供了一种新的方法。

摘要：针对正常心音信号和病理心音信号所存在的混沌特性差异,提出了一种将病理心音对正常心音进行跟踪的心音混沌反控制方法。首先提出了心音混沌反控制方法的设计原则和标准,在此基础上设计了一种结合TD与FuzzyPID控制理论的心音信号混沌反控制方法,当输入病理心音时,控制方法能根据另一路读取的正常心音实时自整定PID参数,快速地使病理心音跟踪上正常心音。实验结果与定量分析表明,该控制方法跟踪速度快、误差小、鲁棒性好,控制后的病理心音信号可以很好地对正常心音信号进行轨迹跟踪,且混沌特性得到明显增强。这种心音信号混沌反控制方法,可以用于开发心血管疾病的相关医疗辅助理疗设备,具有可行性和实用性。

摘要：设计一种心音小波神经网络识别系统,将心音特征抽取、有针对性的神经网络层次化架构和分类识别融合一体,以解决复杂条件下的心音分类识别问题。提出基于心音小波神经网络的识别模型,讨论如何构造心音小波和心音小波神经网络的方法,重点讨论在网络结构的隐含层中引入心音小波作为激活函数的算法,从而获得一种把心音的针对性学习和心音识别技术高度融合的心音小波神经网络识别系统。通过选取正常心音信号与早搏心音信号作为实验对象,验证了心音小波神经网络识别系统的有效性和实用性,并且通过与morlet和Mexican-hat小波神经网络识别系统相比较,证明心音小波神经网络识别系统在收敛性、算法速度上呈现明显的优越性。

摘要：在后摩尔时代里,Chiplet是当前最火热的异构芯片集成技术,具有复杂的多芯粒堆叠结构等特点。为了解决Chiplet在不同堆叠结构中的芯粒绑定后测试问题,基于IEEE 1838标准协议,该文提出一种适用于Chiplet测试的通用测试访问端口控制器(UTAPC)电路。该电路在传统测试访问端口(TAP)控制器的基础上设计了Chiplet专用有限状态机(CDFSM),增加了Chiplet测试路径配置寄存器和Chiplet测试接口电路。在CDFSM产生的配置寄存器控制信号作用下,通过Chiplet测试路径配置寄存器输出的配置信号来控制Chiplet测试接口电路以设置Chiplet的有效测试路径,实现跨层访问芯粒。仿真结果表明,所提UTAPC电路适用于任意堆叠结构的Chiplet的可测试性设计,可以有效地选择芯粒的测试,还节省了测试端口和测试时间资源并提升了测试效率。

摘要：本文提出了一种基于机器学习的高效率集成电路可测性设计技术.该技术以自动收集的数据作为训练集,以决定系数为评价指标,为每类目标参数选择出最佳预测模型,并预测出基于不同配置参数的可测性设计结构所对应的目标参数,最后使用最优配置推断技术,以目标参数差值的加权和作为衡量指标,输出最优的可测性设计配置参数.实验数据表明,针对可测性设计技术中最重要的测试覆盖率参数,平均预测误差仅为0.0756%;根据目标参数差值的加权和的最小值情况,实现高效推断芯片可测性设计的最优配置参数.该技术的预测效果具有高可靠性,能够在保证高测试覆盖率的前提下,有效减少测试成本和面积开销等.

摘要：漫反射电磁表面能够提高目标被探测的难度,实现电磁消隐的功能.太赫兹漫反射电磁表面有望在下一代雷达与通信场景中作为一种智能隐身蒙皮使用,具有广阔的应用前景.本文利用石墨烯在太赫兹频段优异的电磁可调特性,并基于谐振模式的开关机理设计了一种反射场具有反相位的石墨烯/金属协同单元结构.且相位的切换由偏置电压动态控制.另一方面,不同于金属材料,石墨烯具有不可忽略的损耗特性,导致了所设计的结构在谐振/非谐振两种反相位状态对应的反射幅度不一致,根据场的干涉与叠加原理,其不利于远场相干相消,难以获得理想的漫反射效果.本文提出了一种将反相位单元结构进行二次组合形成"分子"结构的方法,并将其作为反射表面的基本元素,进而运用粒子群算法,优化"分子"结构的排布方式.计算结果表明,使用这种方法设计的动态漫反射表面,具有收敛速度快、远场峰值小的优势.

摘要：随着超低功耗(Ultra-Low Power,ULP)物联网(Internet of Things,IoT)系统的发展,采用能量注入技术的快速启动晶体振荡器因对IoT系统功耗影响巨大而逐渐成为研究热点.能量注入技术可以显著降低晶体振荡器的启动时间和启动能量,但是对注入源的精度要求苛刻.为了扩大注入频偏容限以及实现高注入效率,本文提出了一种基于延迟锁定环的相位误差校正技术.该技术将注入频偏容限扩大到2%,启动过程的非注入持续时间仅为4个周期,实现了高效注入.本文所述晶体振荡器采用40 nm CMOS工艺设计并流片.在1.0 V电源电压下采用24 MHz晶体进行测试,当注入频偏高达2%时,实现了7.2μs的启动时间,启动能量为5.1 nJ.相比同频偏下的传统注入方案,启动时间缩短了99.66%.

摘要：设计实现了一种应用于SOC的锁相环(PLL)时钟电路。提出了一种环形压控振荡器(VCO)压控增益的线性化补偿技术,通过AMOS和PMOS并联的方式构成可变电容,该锁相环采用了三级环形压控振荡器,测试结果显示VCO压控增益(KVCO)在183~284 MHz/V之间,与采用单独AMOS作为负载的环形振荡器相比,KVCO变化量下降了82%,降低了VCO的非线性。同时该锁相环通过降低鉴频鉴相器比较频率,增加环路分频比,提高振荡器的输出频率和降低电荷泵电流等方式,以降低锁相环环路滤波电容的面积。本PLL采用SMIC 55nm CMOS工艺实现,整体面积约为0.048mm^2,电源电压为1.2V,功耗1.2mW。芯片相位噪声测试结果显示,在输出100MHz时,均方根(rms)抖动为293ps(1kHz^10 MHz积分),相位噪声为-95dBc/Hz@1MHz。

摘要：为了实现高性能的滤波响应,提出了一类新型基于缝隙单元的三维多模频率选择结构。首先以传统2D“十字”缝隙型频率选择表面及其级联结构为例,阐述了2D频率选择表面在结构、性能上的优缺点。为了进一步改善滤波性能,分别提出了基于均匀缝隙单元、阶梯阻抗缝隙单元、多模吸波式缝隙单元的3D频率选择结构。该类型频率选择结构可基于传输线理论进行分析,在设计频段内可产生多个谐振模式而展现出高性能滤波响应,故在微波毫米波频段具有良好的应用前景。