摘要：为了探究单光子雪崩二极管(SPAD)器件的保护环宽度(W_(GR))对暗计数噪声的影响,基于标准180 nm CMOS工艺,设计了以低浓度掺杂深n阱(DNW)为保护环的p阱(PW)/DNW结构,通过实验和TCAD仿真研究了W_(GR)对暗计数噪声的影响。实验结果表明,当W_(GR)从1μm增加到2μm时,室温下SPAD器件的暗计数率(DCR)从79 kHz显著减小到17 kHz;当W_(GR)从2μm增加到3μm时,DCR不再发生明显变化。TCAD仿真揭示了当W_(GR)从2μm减小到1μm时,保护环区域的电场强度增长较大,导致缺陷辅助隧穿(TAT)效应引起的暗计数显著增加。当W_(GR)增加到2μm以上时,保护环区域的电场强度不再降低,继续增大W_(GR)对降低DCR不再有效,反而会导致SPAD器件填充因子减小。因此DNW W_(GR)为2μm的SPAD器件在具有低暗计数率的同时又有较小的尺寸,有利于高密度阵列的集成。

摘要：提出了一种应用于单光子激光雷达探测器的高速门控淬灭电路,该电路结构简单,仅由3只晶体管及1个与门组成。采用门控的方式能够将雪崩电流快速淬灭,有效抑制暗计数和后脉冲,同时能规避强背底光噪声的干扰。在不增加电路功耗的前提下,通过合理选择复位管和淬灭管的宽长比及电路版图布局,所设计的淬灭电路芯片面积仅有13μm×14μm。基于0.18μm标准CMOS工艺对所设计的电路进行了流片验证,测试结果表明:该电路的淬灭和复位时间分别为1.6 ns和1.4 ns,可应用于高速、高密度单光子探测器。

摘要：基于65 nm CMOS工艺设计了一种25~28 Gbit/s具有自适应均衡和时钟数据恢复功能的光接收机电路。光接收前端采用低带宽设计,以优化接收机的灵敏度;采用判决反馈均衡器,以恢复低带宽前端引入的码间干扰。为了适应不同速率和工艺角引入的码间干扰,结合SS-LMS自适应算法,实现信号的自适应均衡。无参考时钟数据恢复电路采用鉴频环路拓宽频率捕获范围,同时将半速率鉴相器嵌入均衡器中,以降低功耗和成本。后仿真结果表明,在100 fF光电二极管的寄生电容条件下,接收前端最大增益达到66 dBΩ,25%带宽处的等效输入噪声电流为15.3 pA·Hz^(-1/2),光接收机灵敏度为-14.5 dBm。当电源电压为1.2 V时,光接收机的整体功耗为181.1 mW。

摘要：集成电路的不断发展使得互连线的随机工艺变化问题已经成为影响集成电路设计与制造的重要因素。基于电报方程建立了工艺变化下互连线的分布参数随机模型,推导出互连线ABCD参数满足的随机微分方程组,并提出了基于蒙特卡洛法的互连线ABCD参数统计分析方法,通过对ABCD参数各参量系数的正态性进行偏度-峰度检验,给出了最差情况估计。实验结果表明所提出的互连线随机模型及统计分析方法可以对工艺变化下的互连线传输性能进行有效的评估。

摘要：针对传统透明氧化物薄膜电学性能测试实验内容单一的问题,结合教师教学与科研项目,设计了“基于传输线模型法ITO/p-Si接触性能研究”的探究性实验和相应考核体系。实验通过测量不同条件下制备的ITO/p-Si接触的电学性能,分析ITO/p-Si的比接触电阻和势垒高度变化规律和原因。考核体系涵盖了包括文献查阅、产品制备、性能测试、数据分析和扩展实验等环节。实验综合性较强,有递进性,能够巩固专业理论知识,激发学生的学习兴趣,增强学生的创新能力。

摘要：阐述集成电路设计课程中的竞赛教学实践,以2022年集成电路创新赛IEEE杯赛为例,分析集成电路设计课程教学的特点,提出解决集成电路人才培养中的教学设计和实践的策略,从而为高质量集成电路学科的人才培养提供创新思路。

摘要：基于0.18μm CMOS工艺设计了一种用于WBAN 402~405 MHz频段具有低功耗全数字锁频和灵敏度校准功能的超再生收发机。采用具有噪声抵消技术的巴伦低噪声放大器,以减少无源匹配器件数量和适应低压工作;超再生数控振荡器采用数字控制电容阵列实现频率调谐,以消除猝灭操作期间振荡器的频率漂移;采用全数字锁频环替代频率综合器,以降低传感器节点的功耗;灵敏度校准环路与自动幅度控制环路共享组件,以减小校准误差,并能够在不中断接收状态的情况下动态校准接收机灵敏度。仿真结果表明,在1 V电源电压下,接收机灵敏度为-90 dBm,功耗为1.89 mW,其中全数字锁频环功耗为78μW;发射机功耗为1.96 mW,效率为28%。

摘要：电子信息与艺术教育的结合对培养具有跨界能力和审美能力的卓越创新人才具有重要意义。文章从目前电子信息类专业创新人才培养存在的问题出发,引出构建“电子信息+艺术”生态圈实现本科学生创新实践能力提升的育人理念,并从创新文化、课程体系、实践模式、创新平台和质量保障五个维度阐明具体实践路径,总结探索与实践中的创新之处,对我国电子信息和艺术科技专业创新人才的培养具有重要的借鉴意义。

摘要：随着电子封装发展趋于微型化,由倒装芯片封装的电迁移失效而引起的可靠性问题日益严重。运用ANSYS软件建立了倒装芯片三维封装模型,仿真计算得到电-热-力多物理场耦合下互连结构的温度分布、电流密度分布、焦耳热分布和应力分布,深入研究了焊球材料和铜布线结构及铜布线尺寸对电迁移失效的影响,结果表明优化后的电流密度缩小了4倍,电迁移失效寿命提高了8.4倍。

摘要：针对经典椭圆数字签名算法中存在的签名效率低以及伪造签名攻击等问题,文中提出了可证明安全性的双参数椭圆曲线数字签名方案,并通过硬件进行实现。在现有研究基础上,利用Lopez-Dahab投影坐标系减少签名过程中模逆运算的使用次数,并对群运算层采用部分并行运算以此提高点乘算法的运算效率。对于有限域运算,通过串并混合结构的快速模乘算法、快速模平方算法以及改进的Itoh-Tsujii模逆算法来实现。方案安全性分析结果表明,该方案可以有效抵抗伪造攻击和随机数替换攻击,可确保消息传递过程中的安全性。时序仿真结果表明,实现一次点乘运算占用23087个逻辑单元且运算过程仅需要476个时钟数,相比于同类点乘运算的时钟数减少了75%。