摘要：本文提出了一种基于N衬底P外延晶圆的全碳化硅(Silicon Carbide,SiC)集成工艺平台,该工艺平台兼容低压互补金属氧化物半导体场效应晶体管(Complementary Metal Oxide Semiconductor field-effect transistor,CMOS)、横向扩散金属氧化物半导体(Laterally-Diffused MOS,LDMOS)以及高压二极管等器件.采用P型缓冲层技术调节器件垂直方向电场分布,使高压器件垂直方向耐受电压提高212.4%;在1μm厚度的P型缓冲层和1μm厚度的P型外延层上,实现LDMOS、高压二级管和高侧区域耐受电压大于300 V.基于该工艺平台,搭建了SiC CMOS反相器和反相器链电路,均实现了0~20 V轨至轨的电压输出;设计了半桥驱动电路,低压侧驱动电路由四阶反相器构成;高压侧驱动电路由电平移位电路和高侧区域反相器链电路组成,实现了180~200 V浮空栅极驱动信号输出.

摘要：为满足星载辐射计系统应用,提出了一款220 GHz次谐波混频器。基于平面GaAs肖特基二极管3D电磁模型,混频器电路和结构优化设计采用HFSS和ADS联合仿真实现。通过在50μm厚的石英基板上倒装反向并联二极管对以及采用纳米银胶将基板粘接在硅铝波导腔的工艺方式,设计并加工实现了一款210~240 GHz分谐波混频器,单边带最小变频损耗仿真结果为7.33 dB,实测变频损耗优于9.6 dB。按照某卫星规定的各项环境试验条件验证其在不同环境条件下的性能,结果证明该混频器试验前后一致性较好。

摘要：过去60多年,集成电路技术的进步推动了电子信息领域的快速发展.随着工艺制程进入纳米阶段,通过微缩化技术进一步提升器件和电路的性能需要克服技术和成本方面的多重挑战.探寻新的器件、设计和架构技术是高性能计算领域解决当下瓶颈的必然路径.低温芯片技术,利用晶体管低温下电学性能的提升,可以进一步提高逻辑芯片的算力并降低动态和静态功耗,由于和现有集成电路技术兼容性较高,是低成本实现更高性能计算的理想技术路线之一.此外,随着量子计算技术的发展,可扩展的大规模量子芯片需要和极低温互补金属氧化物半导体CMOS电路以及存储芯片实现片上集成,进而实现更高效的数据处理.本文面向高性能计算应用,从器件表征、模型、仿真和设计、应用等多个层面,分析并总结了低温芯片技术领域的发展历程、理论基础和技术挑战,并给出针对性的解决方案和建议,有助于推动我国在低温芯片技术领域的持续发展.

摘要：针对任意复杂膜系结构压电复合薄膜声表面波(SAW)器件横向杂波抑制及精确快速仿真方法,从数学上严格分析推导了有限长结构分层级联理论和色散2D-COM模型,可精确快速地计算压电复合薄膜SAW器件传播方向及孔径方向结构对杂波模式的影响,并通过色散2D-COM模型对SAW器件杂波抑制进行综合分析。通过对41°Y-X LiNbO_(3)/SiO_(2)/Si_poly/Si(111)复合衬底SAW谐振器的优化设计与研制,结果表明,设计优化结果与实验结果吻合较好,验证了该方法的有效性和可行性。

摘要：针对不同温度场情况下任意复杂膜系结构和电路拓扑结构的声表面波(SAW)滤波器的温度敏感性精确计算问题,首先将温度场以热应力、热应变的方式耦合声/电本征方程并考虑封装模型的电磁因素,再结合分层级联算法和全波仿真技术,计算任意复杂膜系结构和电路拓扑结构的SAW滤波器的温度敏感性,实现不同温度作用下SAW滤波器频率响应曲线、频率温度系数(TCF)值、损耗、带宽及带外抑制等性能的综合分析。通过41°Y-X LiNbO_(3)/SiO_(2)/Si_poly/Si(111)复合衬底SAW滤波器的优化设计与研制,其设计优化结果与实验结果吻合较好,验证了该方法的有效性和可行性。

摘要：以氮化镓(GaN)为代表的第三代半导体正促使着固态微波功率器件向着更高功率、更高效率、集成化的方向不断发展,但这会导致器件内部电磁场分布效应更为显著,单一的路仿真已无法满足分析设计的精度需求,亟需建立有源GaN器件与无源电磁结构的一体化协同仿真技术.针对这一需求,本文提出基于时域不连续伽辽金技术的GaN基高功率微波器件高效场路协同仿真方法,将所提取的GaN HEMT(high electron mobility transistor)器件大信号紧凑模型引入电磁场方程中,采用局部时间步进技术以消除非线性紧凑模型及多尺度网格对全局算法稳定性条件的限制,实现有源器件-无源电磁结构、多尺度粗细网格的高效自适应求解.通过数值仿真算例与实验测试及软件计算结果对比展示了本文所提方法准确性和高效性,可为先进大功率微波器件的高可靠研发提供理论基础与设计参考.

摘要：采用Altera公司的StratixⅡGX FPGA,实现40Gbit/s甚短距离光传输系统发送模块,重点阐述了16∶12转换器芯片的设计.首先基于高速收发器设计高速接口:在接收端采用2种方法实现SFI-5接口的17路数据相位对齐;在发送端由片外时钟驱动发送锁相环,同时增加同步措施,以满足高速收发器时钟管理单元对跨时钟域数据传输的要求,保证收发器的稳定工作.在此基础上,设计出便于后续测试的转换芯片时钟网络.同时设计出基于SDH的帧同步电路、去斜移电路和16∶12映射模块,实现数据从SFI-5接口向VSR-5接口的转换;其中去斜移电路能够动态地去除512bits的斜移量.在SignaltapⅡ下的测试结果验证了时序的正确性,误码率也符合小于10-12的设计指标.

摘要：在基于FPGA的脉冲星消色散数字终端中,为了解决片内高速RAM资源的系统设计瓶颈,提出了一种基于IWOLA算法的多相滤波器组(PFB),并基于该算法构建了一种针对宽带实输入信号的脉冲星消色散数字终端.该数字终端通过约简多子带进行处理.理论分析结果表明,该数字终端节省了系统对高速RAM和后续信号处理单元的需求,在保证时间分辨率的前提下提高了频率分辨率.另外,该数字终端计算效率高,且克服了基于PDFT算法的系统设计缺陷.当脉冲星消色散终端中FFT模块的长度为8 192时,基于IWOLA算法的脉冲星消色散数字终端最大节省了25%的BRAM资源.仿真实验结果表明,该系统的性能满足设计要求.

摘要：为满足治疗中枢神经损伤的植入式神经信号再生系统的低压低功耗要求，设计了该微电子系统的中间级放大和激励的核心电路——恒跨导轨到轨运算放大器。根据系统满摆幅和低功耗的特点，在电路设计中采用了工作在亚阈值区的电流开关跨导控制电路作为输入级，改进的前馈AB类放大器作为输出级。芯片采用中芯国际0．18μm 1P6MCMOS工艺设计完成。仿真和测试结果表明，芯片实现了满摆幅动态范围，跨导恒定，可用于对探测得到的微弱神经信号的放大和激励，满足神经信号再生系统的要求。此芯片电路功耗和体积都很小，满足生物体植入式器件的要求。

摘要：采用TSMC0．181μm RFCMOS工艺设计并实现了一个应用于无线传感器网络射频前端频率综合器的低功耗、低相位噪声4．8GHz电感电容压控振荡器。此振荡器的核心电路采用电流源偏置的互补差分负阻结构，降低了电路对电源电压变化的灵敏度和功耗。电感电容谐振腔采用了降低相位噪声的设计方法。在不恶化相位噪声性能的前提下，核心电路还采用3比特的开关电容阵列提高了振荡器的频率调谐范围。测试结果表明，在电源电压为1．8V时，此振荡器的频率调谐范围可达20％，可有效克服因电源波动、工艺角偏差以及温度变化等而引起的偏差；振荡频率为4．8GHz时，频偏为3MHz处的相位噪声为-121．68dBc／Hz。芯片带焊盘面积为700μm×900μm。核心电路仅消耗1．5mA电流。