摘要：设计了一种适用于多标准视频解码器的存储架构,采用并行多级流水线用以实现AVS,MPEG-2,H.264标准中不同模式的图像预测计算,缓存机制避免了频繁访问外部存储器SDRAM,提高了运动补偿计算性能,减少了计算周期。使用90 nm的CMOS工艺库,在135 MHz的工作频率下综合,电路规模为45 kgate(千门)左右,处理一宏块需要大约520个时钟周期,结果表明该设计满足高清视频处理的要求。

摘要：本系统以51单片机为控制核心,由正弦信号发生模块组成。采用数控的方法控制DDS芯片AD9850产生1Hz-35MHz正弦信号,1Hz-1MHz方波,输出方波频率为500KHz时上升沿和下降沿有点失真,幅度为5V,最高输出正弦波频率为35MHz无失真,幅度为0.6V。测试信号发生模块产生的1kHz正弦信号。

摘要：本文介绍了嵌入式实时操作系统(ERTOS-EmbeddedRealTimeOperationSystem)VxWorks的组成部分,设计了数据采集系统,并在Tornado集成开发环境(IDE)下进行了软件设计。

摘要：信息技术飞速发展,传统视频监控系统已经跟不上时代的步伐,需要设计一种方便携带、安全性能高、可随时观察的视频监控系统。简要介绍了嵌入式加密视频监控系统的组成,对Android客户端的通信机制、AES加密算法做了重点的阐述。同时对目前视频监控系统存在的许多问题进行了分析,并针对性地提出了解决方案。

摘要：基于DSP处理器,本文设计了一种对锅炉多路单个燃烧器煤粉燃烧火焰进行检测的系统,并对某电厂锅炉一煤粉燃烧器火焰图像资料进行了试验。结果表明,该系统简便实用,可实现单个燃烧器火焰的在线检测,具有一定的工程价值。

摘要：目的研制数字心阻抗图仪并分析其测量心阻抗图的效果。方法利用集成电路、A/D转换卡、计算机等设计硬件,用C++7语言编排测量软件,用研制仪器测量150例正常成人的心阻抗图。结果测量的波形图曲线光滑,拐点清晰,信噪比较大;基础阻抗Z0、D波幅度ΔZm、C波幅度CWm均随年龄的增大而变小(P<0.05),同一年龄组内女性的Z0、ΔZm、CWm大于男性(P<0.05)。结论数字心阻抗图仪的测量结果可以反映正常成人的生理变化规律。

摘要：介绍了直接数字频率合成(DDS)技术的设计原理、方法及结论。重点介绍DDS技术在FPGA中的实现方法,采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片,使电路具有结构简单、可编程控制等特点。

摘要：本文在设计了一种基于PCI总线的多路同步图像采集卡,该视频采集卡以FPGA为逻辑控制中心,采用SAA7111将四路视频信号分别转换为数字图像数据,经FIFO缓存后,由PCI总线接口芯片PCI9052将数据送入计算机,最后通过应用程序将图像显示出来。