摘要：利用有限元仿真软件ANSYS Workbench,结合反应谱法对ITER极向场变流器外旁通设备进行了地震分析。具体分析了在ITER提供的设计地震频谱下,外旁通结构所受的最大等效应力、方向位移以及固定支撑位置的反作用力。分析结果表明,外旁通最大等效应力不超过8.3MPa,最大方向位移不超过2.6mm。以上数据表明,外旁通结构能够满足抗震要求。

摘要：根据ITER电流引线的要求,设计和试验了分别由全铍铜(Be2%Cu)、全不锈钢(SS)和二元金属(BeCu/SS)三种不同类型分流器制作的68kA电流引线的1/90试件。研究了超导段各组件的性能,详细讨论了失冷故障实验结果。结果表明,对比全铍铜和全不锈钢分流器,二元分流器制作的超导模件更能够提高安全性以及减小冷端漏热,满足ITER高安全性和低热负荷的要求。

摘要：中国聚变工程实验堆(CFETR)是我国自主设计和研制的新一代磁约束聚变装置.基于快波的色散关系,通过理论分析和数值求解等离子体色散函数Z(ξ),获得了螺旋波(快磁声波)与等离子体相互作用波阻尼因子G与等离子体参数和波频率等的关系.研究结果表明:在CFETR等离子体放电参数下,螺旋波能够产生显著的离轴波功率沉积和波驱动电流,波与等离子体相互作用的主要物理机制是电子朗道阻尼.此外,螺旋波阻尼系数与发射波(谱)的平行折射率和等离子体参数密切相关,但总是随着波频率增加而变大.对CFETR装置混合运行模式的GENRAY/CQL3D模拟研究结果表明,800 MHz的螺旋波能够在r≈0.5a处产生显著的波功率沉积和波驱动电流,驱动电流的效率约为50 kA/MW.

摘要：基于ITER极向场变流器系统,分析了直流隔离开关短路故障,提出ITER直流隔离开关短路试验要求。基于中国科学院等离子体物理研究所直流测试平台,为ITER直流隔离开关短路试验设计了先建立直流电压再闭合短路开关的后短路试验方案,包括选取变压器档位、计算试验电流所对应的直流电压等内容。通过仿真和试验验证了试验方案的可行性,试验结果证明了直流隔离开关对短路故障的抑制能力满足ITER极向场变流器运行要求。经分析计算,350kA试验电流需要直流电压270V。在试验中,预设直流电压270V时,试验电流达不到350kA,将预设直流电压提高到300V后,试验电流峰值达到362.5kA,且超过350kA的部分达到100ms。实际预设直流电压比理论计算值大30V,这是电网电压的波动造成的。

摘要：T OKAM AK核聚变装置要实现稳态运行,需要靠超导磁体及导体的稳定性,而C ICC(C AB LE-IN-CONDU IT CONDUCTOR)导体是低温超导磁体的首选磁体,因此需要研究C ICC在大电流和快速变化磁场环境下的低温稳定性.针对这一目的,首先研究了C ICC的稳定性机理,并对铌三锡超和铌钛超导材料给出经验设计公式;然后编程对分流温度、温度裕度、能量裕度进行计算,接着模拟出随运行电流变化的稳定性曲线,并把结果保存到数据库.同时对工程设计值和模拟分析及计算结果进行比较和分析,二者基本吻合.显然,这为C ICC设计提供了极大的方便.

摘要：论述了基于斩波及数字信号处理 (DigitalSignalProcessing ,DSP)技术的长时间无零漂积分器的设计和实现。通过对传统模拟积分器及数字信号处理等方面的深入调研 ,给出了实际积分电路的误差分析 ,并据此采用了斩波技术和数字信号处理技术 ,以解决零点漂移、非线性误差和泄漏等传统模拟积分器存在的问题 ,设计并制做了一个适合于等离子体物理的托卡马克装置放电实验中诊断信号测量的长时间无零漂积分器。

摘要：在强度静力分析基础上,对S弯盒壁厚、加强筋间距等参数进行了优化设计和校核。在模态分析基础上,对模型进行了频谱分析和动态时程分析,获得地震动下确保结构安全运行的设计参数。

摘要：利用大型有限元分析软件ANSYS分析了国际热核实验反应堆(ITER)Side校正场线圈(CC)端部三维大圆弧模压成形及释放模具后导体的回弹效应,研究了不同半径成形时导体内外表面的应力、应变的分布及释放模具后导体的回弹规律。设计了1套模压成形模具,通过修模的方式在该套成形模具上进行了不同半径成形试验,测得了不同成形半径时模压成形后的回弹量值。试验结果验证了所建立的有限元分析模型的正确性。有限元分析和试验结果表明:ITERSideCC端部三维大圆弧可通过模压成形达到所需的大半径要求,为ITER Side CC端部三维大圆弧成形提供了一种可行方案。

摘要：EAST运行中的温度改变会导致磁体及冷屏产生形变和位移。为了测量此位移的变化,利用一个延长臂,把位移转移到较易测量的位置,然后采用直滑式电位器把位移变化转换成电压变化并测量出其值,最终转换成位移的变化值。该测量系统解决了EAST装置中磁体和冷屏位移测量的难题。

摘要：为满足中国聚变工程试验堆对超导磁体性能的更高要求,设计了背景磁体失超保护系统。该系统采用软硬件相结合的设计,包括FPGA、ARM嵌入式、Labview、触摸屏等。性能测试结果表明:该系统灵敏度高,稳定性强,安全又可靠,达到设计要求。